cpld/fpga 文章 進入cpld/fpga技術(shù)社區(qū)
用CPLD實現(xiàn)FIR數(shù)字濾波器的設(shè)計
- 介紹了一種利用ALTERA公司的復(fù)雜可編程邏輯器件(CPLD)快速卷積法實現(xiàn)數(shù)字濾波器的設(shè)計。
- 關(guān)鍵字: CPLD FIR 數(shù)字濾波器
基于FPGA的多通道校準(zhǔn)算法同步實現(xiàn)
- 本文主要研究了多通道校準(zhǔn)算法在FPGA上的同步實現(xiàn)問題。介紹FPGA時鐘同步設(shè)計的基本原理以及用Xilinx公司的FPGA芯片Xc2v8000ff1152-5實現(xiàn)了多通道校準(zhǔn)的同步算法,極大提高了系統(tǒng)穩(wěn)定性。
- 關(guān)鍵字: ADC FPGA 多通道校準(zhǔn) 同步實現(xiàn) 200907
基于FPGA的UART設(shè)計實現(xiàn)及驗證
- 通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter,UART)是數(shù)字通信領(lǐng)域流行和廣泛使用的一種接口設(shè)備,主要用來控制符合RS 232-C協(xié)議的計算機與串行設(shè)備間的通信。普通串行外設(shè)和計算機間的通信,一般使
- 關(guān)鍵字: FPGA UART 設(shè)計實現(xiàn)
可編程技術(shù)勢在必行,一觸即發(fā)
- 設(shè)計師們最有發(fā)言權(quán),他們認(rèn)為二十一世紀(jì)最具決定性的集成電路技術(shù)就是現(xiàn)場可編程門陣列(FPGA),而傳統(tǒng)門陣列和結(jié)...
- 關(guān)鍵字: 可編程技術(shù) FPGA ASSP Virtex-6 Spartan-6
cpld/fpga介紹
您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473