cpld／fpga 文章 進入cpld／fpga技術(shù)社區(qū)
基于IM14400的三相正弦波變頻電源設(shè)計
- 關(guān)鍵字： DC/DC FPGA SPWM
業(yè)界容量最大的ASIC原型電路板采用了Altera Stratix III器件
- 2008年11月11號，北京——Altera公司(NASDAQ: ALTR)今天宣布，Dini集團在其業(yè)界容量最大的單板FPGA原型引擎中采用了具有340K邏輯單元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引腳封裝的20片EP3SL340 FPGA，每個器件提供1,104個用戶I/O，容量等價于5千萬ASIC邏輯門?？蛻粼O(shè)計無線通信、網(wǎng)絡(luò)和圖形處理應(yīng)用等定制ASIC時，可以利用這一超大容量原型電路板來驗
- 關(guān)鍵字： Altera Dini集團 Altera Stratix III FPGA ASIC
采用FPGA來實現(xiàn)自適應(yīng)波束形成算法
- 1引言在雷達及聲納信號處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實現(xiàn)，控制邏輯電路采用CPLD來...
- 關(guān)鍵字： FPGA 聲納系統(tǒng) 最小均方自適應(yīng)算法
基于CPLD的直流無刷電機驅(qū)動電路設(shè)計
- 直流無刷電機廣泛應(yīng)用于計算機外圍設(shè)備、數(shù)控機床、機器人、伺服系統(tǒng)、汽車、家電等領(lǐng)域。本文介紹的電機驅(qū)動電路就是某穩(wěn)定平臺的角度伺服控制回路的驅(qū)動部分。本文中設(shè)計的基于CPLD的電機驅(qū)動電路，充分利用cPLD的硬件可編程和實現(xiàn)邏輯運算方便的特點，用一片CPLD代替原有十幾片邏輯門和一部分模擬電路。采用VHDL語言編程實現(xiàn)相關(guān)邏輯。利用CPLD在線可編程的特點，可以很方便的對系統(tǒng)進行調(diào)試。 1 無刷直流電機的驅(qū)動原理 直流無刷電動機是由電動機本體、轉(zhuǎn)子位置傳感器和電子開關(guān)電路組成一個閉環(huán)系統(tǒng)。與一
- 關(guān)鍵字： CPLD
PSoC? 在清華大學(xué)取得巨大成功
- 2008 年 10 月 14日，北京訊 — 賽普拉斯半導(dǎo)體公司中國業(yè)務(wù)運營部與賽普拉斯大學(xué)聯(lián)盟 (CUA) 協(xié)力共同為中國的名牌大學(xué)清華大學(xué) (THU) 提供 PSoC? 器件及相關(guān)套件。相關(guān)工作取得了顯著成效，PSoC 在兩門課程的學(xué)習中得到全面推廣，并幫助 100 多名學(xué)生了解到如何用賽普拉斯業(yè)界領(lǐng)先的可編程片上系統(tǒng)解決方案設(shè)計復(fù)雜的系統(tǒng)。 清華大學(xué)自動化系與清華大學(xué)科教儀器設(shè)備廠攜手開發(fā)了 PSoC 實驗室套件。該套件于去年春天獲得了清華大學(xué)頒發(fā)的“第10屆
- 關(guān)鍵字： 賽普拉斯 PSoC FPGA
基于FPGA的UART接口開發(fā)
- 設(shè)計背景 串口即通用異步收發(fā)器（UART，Universal Asynchronous Receiver Transmitter）。串行通信具有傳輸線少、成本低、可靠性高等優(yōu)點，所以系統(tǒng)間互聯(lián)常采用RS-232接口方式，一般該接口由UART 專用芯片來實現(xiàn)。但UART接口芯片一般引腳較多，內(nèi)含許多輔助模塊和一些輔助功能，在實際使用時往往用不到這些功能，因此若采用UART專用芯片，必將使電路變得復(fù)雜，PCB面積增大，從而導(dǎo)致成本增加，系統(tǒng)的穩(wěn)定性和可靠性降低?；镜腢ART通信只需要兩條信號線（R
- 關(guān)鍵字： FPGA UART 接口技術(shù)
2008嵌入式設(shè)計調(diào)查：工程師時刻都在趕項目
- ??? Tech?Insights/Embedded?Systems?Design?2008年嵌入式市場調(diào)研報告表明，嵌入式系統(tǒng)設(shè)計人員在2008年要參與更多項目的開發(fā)，按期完成開發(fā)任務(wù)是他們最大的問題，有一半以上（大于50%）的開發(fā)項目不能按期完成。 調(diào)查結(jié)果表明：自2005年以來，2008年新項目對應(yīng)項目改進的比例是這幾年中最高的。在所有開發(fā)項目中，新開發(fā)項目占46%，剩余54%為以往開發(fā)項目的升級和改進。項目的改進和升級主
- 關(guān)鍵字： 嵌入式 工程師 FPGA
賽靈思推出Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺
- 賽靈思公司日前宣布推出 Virtex-5 FXT FPGA ML510 嵌入式開發(fā)平臺，用于開發(fā)支持雙處理器的高性能嵌入式系統(tǒng)。這一新的開發(fā)平臺基于集成雙 Power PC? 440處理器的 Virtex-5 FXT FPGA，并且可以支持 Linux和VxWorks 操作系統(tǒng)，為軟件和硬件設(shè)計團隊提供了無與倫比的靈活性和計算能力。 結(jié)合豐富的參考設(shè)計和由屢獲殊榮的開發(fā)工具、配置向?qū)Ш?IP 組成的賽靈思嵌入式開發(fā)套件（EDK），ML510 嵌入式開發(fā)平臺為構(gòu)建利用雙處理器完成專用分配功
- 關(guān)鍵字： xilinx FPGA WiMAX
基于單片機和FPGA的簡易數(shù)字存儲示波器設(shè)計
- l 引言 與傳統(tǒng)模擬示波器相比．數(shù)字存儲示波器不僅具有可存儲波形、體積小、功耗低，使用方便等優(yōu)點，而且還具有強大的信號實時處理分析功能。在電子測量領(lǐng)域，數(shù)字存儲示波器正在逐漸取代模擬示波器。但目前我國使用高性能數(shù)字存儲示波器主要依靠國外產(chǎn)品，而且價格昂貴。因此研究數(shù)字存儲示波器具有重要價值。借于此，提出了一種簡易數(shù)字存儲示波器的設(shè)計方案，經(jīng)測試，性能優(yōu)良。 2 數(shù)字存儲示波器基本工作原理 數(shù)字存儲示波器與模擬示波器不同在于信號進入示波器后立刻通過高速A／D轉(zhuǎn)換器將模擬信號前端快速采樣，存儲其
- 關(guān)鍵字： 單片機 FPGA 放大器 示波器
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473