色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-jtag接口

cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

一款基于CPLD的LED顯示屏控制電路解決方案

本文著重介紹用M4A5-128P64-10VC設(shè)計LED顯示屏的控制電路。
關(guān)鍵字：電路解決方案控制顯示屏 CPLD LED 基于

基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計與實現(xiàn)

本文介紹了基于CoolRunner CPLD的MP3應(yīng)用開發(fā)板的設(shè)計流程，驗證了利用現(xiàn)有IP Core設(shè)計的可行性和高效性。在設(shè)計過程中，硬件（實驗評估板）的設(shè)計和基于IP Core的算法設(shè)計可同步進(jìn)行，避免了兩者因異步帶來的設(shè)計周期的延長。實踐證明本文的設(shè)計思路和實現(xiàn)方法是一種靈活、快速、可靠地開發(fā)數(shù)字系統(tǒng)平臺的設(shè)計方案。
關(guān)鍵字： CoolRunner CPLD MP3 應(yīng)用開發(fā)

基于CPLD與絕對式編碼器的高精度高速伺服單元

　本設(shè)計已經(jīng)完成了硬件及軟件的全部設(shè)計，讀取帶有絕對式編碼器的電動機(jī)轉(zhuǎn)子的任何一個位置數(shù)據(jù)只需31μs，通信速率可達(dá)2.5Mb/s，將本設(shè)計集成在伺服驅(qū)動單元中，驅(qū)動和控制電動機(jī)轉(zhuǎn)數(shù)可達(dá)6000轉(zhuǎn)/分，控制電動機(jī)轉(zhuǎn)子的位置精度可達(dá)μM級。
關(guān)鍵字： CPLD 絕對式編碼器高精度高速伺服單元

基于DSP+CPLD的異步電動機(jī)控制系統(tǒng)開發(fā)平臺設(shè)計

隨著電力電子技術(shù)、電機(jī)控制理論和微控制器的不斷發(fā)展，現(xiàn)代交流調(diào)速技術(shù)在國民經(jīng)濟(jì)中得到了廣泛應(yīng)用。目前，高...
關(guān)鍵字： DSP CPLD 電機(jī)控制

基于Verilog簡易UART的FPGA/CPLD實現(xiàn)

基于Verilog簡易UART的FPGA/CPLD實現(xiàn),目標(biāo)：在xo640上實現(xiàn)一個簡單的Uart，能夠解析串口數(shù)據(jù)，并在寄存器中存儲，用FIFO實現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等，極大方便后期的開發(fā)和調(diào)試。
關(guān)鍵字： FPGA/CPLD 實現(xiàn) UART 簡易 Verilog 基于

基于CPLD／FPGA的多串口設(shè)計與實現(xiàn)

摘要：在工業(yè)控制中如何提高一對多的串口通訊可靠性和系統(tǒng)的集成性成為研究熱點。本文利用嵌入式技術(shù)，提出基于CPLD／FPGA的多串口擴(kuò)展設(shè)計方案。實現(xiàn)并行口到多個全雙工異步通訊口之間的轉(zhuǎn)換，并根據(jù)嵌入式系統(tǒng)實時
關(guān)鍵字： CPLD FPGA 多串口

基于CPLD和嵌入式系統(tǒng)的LED點陣顯示

基于CPLD和嵌入式系統(tǒng)的LED點陣顯示,采用自頂向下的設(shè)計思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計方法及實際電路。
關(guān)鍵字：點陣顯示 LED 系統(tǒng) CPLD 嵌入式基于

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法

采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法,采用圖像傳感器的CPLD視覺系統(tǒng)設(shè)計方法搭建一種低成本的嵌入式視覺系統(tǒng)，系統(tǒng)由CMOS圖像傳感器、CPLD、ARM7微處理器以及SRAM構(gòu)成。其中，CPLD識別時序，解決了圖像采集系統(tǒng)存在的嚴(yán)格時序同步和雙CPU共享一片SRAM的總
關(guān)鍵字：系統(tǒng) 設(shè)計方法視覺 CPLD 圖像傳感器采用

基于Matlab/Simulink的滑模軟起動器仿真研究

摘要：隨著電動機(jī)的廣泛使用，對電機(jī)起動的要求越來越高，對軟起動裝置也使用越來越多?；＼浧饎悠鲙追N軟起動方...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于CPLD的USB總線的隔離接口實現(xiàn)

本設(shè)計的主要創(chuàng)新點在于 USB總線的協(xié)議的復(fù)雜性和快速性為設(shè)計實現(xiàn)必須面對許多的挑戰(zhàn)，能在分析協(xié)議的基礎(chǔ)上利用 CPLD解決了 USB總線隔離的問題，巧妙的檢測信息包起始、快切換和包結(jié)束的難題，克服了傳輸信息包結(jié)束慢上拉與過渡，保證系統(tǒng)的完整性。
關(guān)鍵字： CPLD USB 總線隔離接口

CPLD在線纜快速測試技術(shù)中的應(yīng)用

1.引言隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（ComplexProgrammableLogicDevice）以其高速、高...
關(guān)鍵字： CPLD 線纜快速測試

基于CPLD的視頻疊加

上個月接到任務(wù)，要求設(shè)計一視頻鉆孔機(jī)，用攝像頭檢測孔位，腳踏開關(guān)控制電機(jī)鉆孔。由于要對準(zhǔn)孔位，因此顯示器上要...
關(guān)鍵字： LM1881 CPLD 電視

基于CPLD/FPGA高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

0引言傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點是數(shù)學(xué)運(yùn)算能力差...
關(guān)鍵字： CPLD FPGA 數(shù)據(jù)采集系統(tǒng)

基于CPLD和Embedded System的LED點陣顯示

基于CPLD和Embedded System的LED點陣顯示,摘要：采用自頂向下的設(shè)計思想，綜合運(yùn)用EDA 技術(shù)、CPLD技術(shù)和共享式雙口RAM，解決了大屏幕LED點陣顯示屏無閃爍顯示的技術(shù)難題。給出了系統(tǒng)設(shè)計方法及實際電路。LED點陣顯示屏是顯示公共信息的一種重要顯示終端，其中
關(guān)鍵字：點陣顯示 LED System CPLD Embedded 基于

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計

基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計,用于實時控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對模擬量進(jìn)行測量，通常的方法是以MCU為主產(chǎn)生采集控制時序控制模數(shù)轉(zhuǎn)換器，并通過中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
關(guān)鍵字：系統(tǒng) 設(shè)計數(shù)據(jù)采集通道 DSP CPLD 基于

共781條 28/53 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。創(chuàng)建詞條

cpld-jtag接口電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld-jtag接口相關(guān)帖子

請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀??？
CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器

cpld-jtag接口資料下載

Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗，快來拿~

熱門主題

CPLD-JTAG接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473