cpld-jtag接口 文章 進(jìn)入cpld-jtag接口技術(shù)社區(qū)
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
- 輸入系統(tǒng)的信息大多數(shù)是模擬量,為使計(jì)算機(jī)能夠處理這些模擬量,必須經(jīng)由數(shù)據(jù)采集系統(tǒng)將模擬量轉(zhuǎn)化為數(shù)字量...
- 關(guān)鍵字: AVR CPLD 高速數(shù)據(jù)采集
基于VHDL 的矩陣鍵盤及顯示電路設(shè)計(jì)
- 摘 要:為了有效防止機(jī)械式鍵盤按鍵抖動(dòng)帶來的數(shù)據(jù)錯(cuò)誤,這里在Quartus Ⅱ開發(fā)環(huán)境下,采用VHDL 語言設(shè)計(jì)了一種能夠?qū)C(jī)械式4 times;4 矩陣鍵盤的按鍵值依次顯示到8 個(gè)7 段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結(jié)果表
- 關(guān)鍵字: FPGA/ CPLD 鍵盤 電路
基于CPLD內(nèi)部的反向器實(shí)現(xiàn)振蕩器應(yīng)用
- 摘要:使用CPLD內(nèi)部的資源施密特觸發(fā)器和反相器,只需外加一個(gè)RC就可以設(shè)計(jì)出一個(gè)穩(wěn)定的振蕩器,為CPLD或外圍器件提供時(shí)鐘源。靈活方便的設(shè)計(jì)及低成本的特性,使之具有很好的產(chǎn)品商業(yè)使用價(jià)值。 關(guān)鍵字:CPLD;施密特觸發(fā)器;振蕩器 前言 電子技術(shù)的飛速發(fā)展,尤其是消費(fèi)類電子產(chǎn)品在成本、產(chǎn)品功能及品質(zhì)的更高要求,使消費(fèi)類電子產(chǎn)品的設(shè)計(jì)不是簡單地要求設(shè)計(jì)出來,而是要考慮低成本高品質(zhì)。 CPLD的成本低,占用PCB面積小,功耗低和靈活的后期可編程特性在嵌入式設(shè)計(jì)中得到越來越廣泛的應(yīng)用。
- 關(guān)鍵字: CPLD 施密特觸發(fā)器 201009
FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)
- FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì), 隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無處不在.在FPGA/CPLD設(shè)計(jì)中,狀
- 關(guān)鍵字: 設(shè)計(jì) 穩(wěn)定性 狀態(tài) FPGA/CPLD
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)
- 為了提高數(shù)據(jù)采集卡的速度,同時(shí)降低成本,設(shè)計(jì)一種并行數(shù)據(jù)采集系統(tǒng),要求并行采集速度大于10 Mb/s。整個(gè)系統(tǒng)由AVR與CPLD控制實(shí)現(xiàn),通過MAXl308完成模數(shù)轉(zhuǎn)換,并設(shè)計(jì)搭建了其外圍電路。采用12路數(shù)據(jù)存儲(chǔ)模式存儲(chǔ)高速采集的數(shù)據(jù)。實(shí)驗(yàn)依據(jù)存儲(chǔ)要求搭建硬件電路并調(diào)試,示波器顯示的波形結(jié)果8組脈沖序列完全對(duì)齊,沒有出現(xiàn)時(shí)序混亂,同時(shí)并行處理過程中不相互影響,實(shí)現(xiàn)了低成本高速多路采集的設(shè)計(jì)要求。
- 關(guān)鍵字: CPLD AVR 高速數(shù)據(jù) 采集系統(tǒng)
基于CPLD的臭氧電源控制系統(tǒng)的軟硬件設(shè)計(jì)
- 臭氧發(fā)生器供電電源是臭氧發(fā)生器的重要組成部分,供電電源的電壓、頻率和波形是影響臭氧發(fā)生器效率的重要因素。發(fā)生器的結(jié)構(gòu)、氣源和冷卻系統(tǒng)確定后,電源系統(tǒng)的性能與品質(zhì)就成為影響發(fā)生器效率的關(guān)鍵?! ? 系
- 關(guān)鍵字: 軟硬件 設(shè)計(jì) 控制系統(tǒng) 電源 CPLD 臭氧 基于
基于DSP與CPLD的變頻器PWM脈沖發(fā)生器
- 關(guān)鍵字: CPLD 三相五電平 變頻器 PWM脈沖發(fā)生器
一種以CPLD為核心處理電路的數(shù)字電壓表設(shè)計(jì)
- 設(shè)計(jì)了基于CPLD的數(shù)字電壓表,采用CPLD器件作為核心處理電路,用單片機(jī)進(jìn)行控制,能較好地減小外界干擾,提高分...
- 關(guān)鍵字: CPLD 數(shù)字電壓表 單片機(jī)
基于CPLD+DSP的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)
- 為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場(chǎng)應(yīng)用,設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制,通過兩個(gè)雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存,將DSP上的4個(gè)Bank信號(hào)中的8位和RAM的32位接口間進(jìn)行數(shù)據(jù)轉(zhuǎn)換,并使用EDMA技術(shù)進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)工作時(shí),通過對(duì)片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配,QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi),達(dá)到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù),加快算法軟件的執(zhí)行速度,實(shí)現(xiàn)高速實(shí)時(shí)圖像穩(wěn)定處理。
- 關(guān)鍵字: CPLD DSP 實(shí)時(shí)數(shù)字 圖像
cpld-jtag接口介紹
您好,目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-jtag接口的理解,并與今后在此搜索cpld-jtag接口的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-jtag接口的理解,并與今后在此搜索cpld-jtag接口的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473