cpld-jtag接口文章進(jìn)入cpld-jtag接口技術(shù)社區(qū)

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì)

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計(jì),　　本文介紹的智能控制單元采用數(shù)字信號(hào)處理器(DSP)及嵌入式實(shí)時(shí)操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)計(jì)，而狀態(tài)量的采集和執(zhí)行信號(hào)輸出將由復(fù)雜可編程邏輯器(CPLD)完成，主要是基于CPLD內(nèi)部硬件電路結(jié)構(gòu)的可
關(guān)鍵字：單元設(shè)計(jì) 智能控制斷路器 CPLD C/OS 基于

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,　　1 引言　　近年來(lái),多電平變換器成為電力電子研究的熱點(diǎn)之一,它主要面向中壓大功率的應(yīng)用場(chǎng)合。目前,有三種基本的多電平變換器拓?fù)浣Y(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級(jí)聯(lián)型?！　追N拓?fù)浣Y(jié)構(gòu)各有其優(yōu)缺點(diǎn)
關(guān)鍵字： PWM 脈沖發(fā)生器變頻器電平 DSP CPLD 三相五基于

0引言CMI碼是傳號(hào)反轉(zhuǎn)碼的簡(jiǎn)稱，它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，具有碼變...
關(guān)鍵字： CPLD FPGA CMI編碼

基于 CPLD EPM570T100C5的通用直流調(diào)速模塊設(shè)計(jì),本文針對(duì)常見(jiàn)調(diào)速應(yīng)用，采用可控硅做為調(diào)速元件，采用EPM570T100C5設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)通用直流調(diào)速模塊，為實(shí)現(xiàn)遠(yuǎn)距離控制內(nèi)置了RS 485通信和簡(jiǎn)單通信協(xié)議。采用EPM570T100C5作為控制核心，電路簡(jiǎn)潔，輸出控制脈沖精確
關(guān)鍵字：調(diào)速模塊設(shè)計(jì) 直流通用 CPLD EPM570T100C5 基于

基于CPLD器件設(shè)計(jì)的單穩(wěn)態(tài)電路,隨著電子技術(shù)特別是數(shù)字集成電路技術(shù)的迅猛發(fā)展，市面上出現(xiàn)了FPGA、CPLD等大規(guī)模數(shù)字集成電路，并且其工作速度和產(chǎn)品質(zhì)量不斷提高。利用大規(guī)模數(shù)字集成電路實(shí)現(xiàn)常規(guī)的單穩(wěn)態(tài)集成電路所實(shí)現(xiàn)的功能，容易滿足寬度、精
關(guān)鍵字：穩(wěn)態(tài) 電路設(shè)計(jì) 器件 CPLD 基于

基于CPLD的水下沖擊波記錄儀的設(shè)計(jì),1.引言
　　
隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn)，在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程，重復(fù)多次，而且還兼容IEEE1
關(guān)鍵字：記錄儀設(shè)計(jì) 沖擊波水下 CPLD 基于

節(jié)省電池能量的系統(tǒng)斷電電路CPLD,今天，大多數(shù)的CPLD（復(fù)雜可編程邏輯器件）都采用可減少功耗的工作模式，但當(dāng)系統(tǒng)未使用時(shí)，應(yīng)完全切斷電源以保存電池能量，從而實(shí)現(xiàn)很多設(shè)計(jì)者的終極節(jié)能目標(biāo)。圖1描述了如何在一片CPLD 上增加幾只分立元件，實(shí)現(xiàn)一
關(guān)鍵字：電路 CPLD 斷電系統(tǒng) 電池能量節(jié)省

基于CPLD的專用鍵盤(pán)接口芯片的方案設(shè)計(jì),在單片機(jī)應(yīng)用系統(tǒng)中，存在多種形式的外部數(shù)據(jù)輸入接口界面，例如RS-232C串行通信、鍵盤(pán)輸入等[1,4] 。其中利用鍵盤(pán)接口輸入數(shù)據(jù)，是實(shí)現(xiàn)現(xiàn)場(chǎng)實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外圍鍵盤(pán)擴(kuò)展電路有多種實(shí)
關(guān)鍵字：芯片方案設(shè)計(jì) 接口鍵盤(pán) CPLD 專用基于

雙積分型ADC具有轉(zhuǎn)換精度高，速度慢的特點(diǎn)，因而被廣泛應(yīng)用于高精度數(shù)字儀器儀表中。該設(shè)計(jì)的主要?jiǎng)?chuàng)新點(diǎn)是以可編程器件(CPL-D)為核心，采用積分電路、檢零比較器等組成16位ADC，控制部分采用51單片機(jī)，能實(shí)現(xiàn)自動(dòng)量程轉(zhuǎn)換。由于采用了CPLD技術(shù)，減少了外界干擾和所占空間，而且大大提高了系統(tǒng)的響應(yīng)時(shí)間，提高了數(shù)字電壓表的性能。
關(guān)鍵字： CPLD 數(shù)字電壓表設(shè)計(jì)

圖像傳感器是現(xiàn)代視覺(jué)信息獲取的一種基礎(chǔ)器件,它將入射到光敏面上按空間分布的光強(qiáng)信息轉(zhuǎn)換為按時(shí)序輸...
關(guān)鍵字： CPLD 圖像傳感器非均勻性校正

根據(jù)CMI碼的特性，介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼，在Max+PlusⅡ開(kāi)發(fā)平臺(tái)上使用VHDL編程實(shí)現(xiàn)CMI編碼，并得到仿真波形。實(shí)驗(yàn)結(jié)果表明，這種編程思路簡(jiǎn)單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下，分別對(duì)“O”，“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計(jì)提供了參考。
關(guān)鍵字： CPLD FPGA CMI 編碼

本文介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測(cè)電路.該檢測(cè)電路以高性能CPLD(MAX7128)為核心,實(shí)現(xiàn)了對(duì)壓電生物傳感器10MHz高頻信號(hào)的測(cè)量與采集,以及所采集的頻率數(shù)據(jù)動(dòng)態(tài)、實(shí)時(shí)顯示以及頻率數(shù)據(jù)串行通信等功能.該電路體積小、集成度高,具有可靠性高、實(shí)時(shí)性高的特點(diǎn).此外該系統(tǒng)還可以通過(guò)RS-232串行接口與計(jì)算機(jī)連接進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)存儲(chǔ)及分析.詳細(xì)闡明了系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)以及系統(tǒng)硬件部分的實(shí)現(xiàn),并給出了CPLD內(nèi)核仿真結(jié)果和數(shù)據(jù)采集軟件實(shí)測(cè)頻率曲線.
關(guān)鍵字：檢測(cè) 電路設(shè)計(jì) 傳感器生物 CPLD 壓電基于功率模塊

電子設(shè)計(jì)自動(dòng)化EDA(ElectronicDesignAutomation)是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL