色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<li id="ugrq6"><tbody id="ugrq6"></tbody></li>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-pci接口

cpld-pci接口文章進入cpld-pci接口技術(shù)社區(qū)

基于CPLD的MAX1032采樣控制的實現(xiàn)

基于CPLD的MAX1032采樣控制的實現(xiàn),0 引言本文主要介紹MAX1032采樣芯片以及使用CPLD對MAX1032采樣進行控制的方法。事實上，雖然微控制器也能對MAX1032進行方便的控制，但使用CPLD來控制系統(tǒng)外圍設(shè)備，可以節(jié)省微控制器的資源，減輕其負(fù)擔(dān)，同時可以讓其
關(guān)鍵字：控制實現(xiàn) 采樣 MAX1032 CPLD 基于

XC9500系列CPLD遙控編程的實現(xiàn)

摘要：簡單介紹了XC9500系列CPLD器件及其系統(tǒng)內(nèi)編程(ISP)性能，接著講述了XC9500系列CPLD器件遙控編程的實現(xiàn)方法，并重點介紹了在遙控編程系統(tǒng)中應(yīng)用微控制器(lntel 8031)實現(xiàn)嵌入式ISP的軟硬件設(shè)計。關(guān)鍵詞： CPL
關(guān)鍵字： 9500 CPLD XC 遙控

FPGA與CPLD的比較

盡管FPGA和CPLD都是可編程器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異，具有各自的特點：1、CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富的結(jié)構(gòu),而CPLD更適
關(guān)鍵字： FPGA CPLD 比較

基于CPLD與單片機的雙向通信控制器設(shè)計

在傳統(tǒng)的控制系統(tǒng)中，人們常常采用單片機作為控制核心。但這種方法硬件連線復(fù)雜，可靠性差，且單片機的端口數(shù)目、內(nèi)部定時器和中斷源的個數(shù)都有限，在實際應(yīng)用中往往需要外加擴展芯片。這無疑對系統(tǒng)的設(shè)計帶來諸多不
關(guān)鍵字：控制器設(shè)計通信雙向 CPLD 單片機基于

基于CPLD的MAX1032采樣控制的方法與實現(xiàn)

基于CPLD的MAX1032采樣控制的方法與實現(xiàn), 引言
本文主要介紹MAX1032采樣芯片以及使用CPLD對MAX1032采樣進行控制的方法。事實上，雖然微控制器也能對MAX1032進行方便的控制，但使用CPLD來控制系統(tǒng)外圍設(shè)備，可以節(jié)省微控制器的資源，減輕其負(fù)擔(dān)，同時可
關(guān)鍵字：方法實現(xiàn) 控制采樣 CPLD MAX1032 基于

采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計

采用CPLD的片內(nèi)環(huán)形振蕩器的方案設(shè)計,本文介紹一種通用的基于CPLD的片內(nèi)振蕩器設(shè)計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率；振蕩頻率可在一定范圍內(nèi)調(diào)整，振蕩輸出
關(guān)鍵字：方案設(shè)計振蕩器內(nèi)環(huán) CPLD 采用

FPGA/CPLD設(shè)計思想與技巧簡介

FPGA/CPLD設(shè)計思想與技巧簡介,本文討論的四種常用FPGA/CPLD設(shè)計思想與技巧：乒乓操作、串并轉(zhuǎn)換、流水線操作、數(shù)據(jù)接口同步化，都是FPGA/CPLD邏輯設(shè)計的內(nèi)在規(guī)律的體現(xiàn)，合理地采用這些設(shè)計思想能在FPGA/CPLD設(shè)計工作中取得事半功倍的效果?！　
關(guān)鍵字：簡介技巧設(shè)計思想 FPGA/CPLD

一種基于CPLD的16位VFC式AD轉(zhuǎn)換器設(shè)計

隨著科技的飛速發(fā)展、高分辨率的數(shù)?；旌想娐返膽?yīng)用不斷深入，電路設(shè)計日趨復(fù)雜，精度越來越高，所以高精度AD轉(zhuǎn)換電路的設(shè)計就成了儀器儀表及各種測量控制系統(tǒng)的難點。本系統(tǒng)來源于儀器儀表的溫控系統(tǒng)設(shè)計，采用高精
關(guān)鍵字： CPLD VFC AD轉(zhuǎn)換器

基于CPLD的發(fā)射機控制保護系統(tǒng)介紹

摘要：可編程控制器（PLD）自20世紀(jì)60年代末出現(xiàn)以來，就以其靈活、高效、可靠性高等優(yōu)點受到設(shè)計者的青睞。而CPLD是20世紀(jì)90年代推出的一種復(fù)雜的PLD，其主要特征是集成規(guī)模大于1000門以上的可編程邏輯器件。它以其
關(guān)鍵字：系統(tǒng) 介紹保護控制 CPLD 發(fā)射機基于

用CPLD器件及VDHL語言實現(xiàn)電梯控制系統(tǒng)

1 引言隨著社會的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種建筑中，并且對電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的微機化控制主要有：PLC控制、
關(guān)鍵字： CPLD VDHL 器件電梯控制系統(tǒng)

基于CPLD的數(shù)字濾波及抗干擾實現(xiàn)

基于CPLD的數(shù)字濾波及抗干擾實現(xiàn),1 濾波和抗干擾概述

單片機應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾，它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類：一類為周期性的；另一類為
關(guān)鍵字：抗干擾實現(xiàn) 波及數(shù)字 CPLD 基于

基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介

基于CPLD和MAX7000系列的數(shù)據(jù)采集系統(tǒng)簡介,CPLD是復(fù)雜的PLD，專指那些集成規(guī)模大于1000門以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成，具有門電路集成度高、可配置為多種輸入輸出形式、多時鐘驅(qū)動、內(nèi)含ROM或FLASH(部分支持在系
關(guān)鍵字：系統(tǒng) 簡介數(shù)據(jù)采集系列 CPLD MAX7000 基于

基于CPLD的多DSP及FPGA遠(yuǎn)程加載的設(shè)計原理分析

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA CPLD

CPLD在無功補償控制儀鍵盤設(shè)計中的應(yīng)用

摘要：本控制儀以單片機80c196kc為核心，集無功補償、電度量計量、電能質(zhì)量監(jiān)測及通信于一體，能實時顯示電網(wǎng)的各項參數(shù)，通過鍵盤可人工設(shè)定系統(tǒng)運行的參數(shù)。單片機外圍芯片PSD8XX及復(fù)雜可編程邏輯器件（CPLD）的使
關(guān)鍵字： CPLD 無功補償控制儀鍵盤設(shè)計

CPLD的串口電路設(shè)計

一、硬件電路設(shè)計本文選用CPLD 是ALTERA 公司的EPM240T100，結(jié)合MAX232 接口芯片進行串口通信設(shè)計，框圖如下圖1 所示。
圖1 CPLD串口通信模塊硬件設(shè)計二、VHDL程序模塊設(shè)計及描述使用VHDL 對CPLD 進行編程，設(shè)計3 個
關(guān)鍵字： CPLD 串口電路設(shè)計

共788條 18/53 |‹ « 16 17 18 19 20 21 22 23 24 25 » ›|

cpld-pci接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-pci接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-pci接口的理解，并與今后在此搜索cpld-pci接口的朋友們分享。創(chuàng)建詞條

cpld-pci接口電路

利用CPLD實現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld-pci接口相關(guān)帖子

請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀取？
CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器

cpld-pci接口資料下載

Altera FPGA_CPLD設(shè)計（實例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗，快來拿~

熱門主題

CPLD-PCI接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<rt id="74zbr"></rt>

<td id="74zbr"><optgroup id="74zbr"><div id="74zbr"></div></optgroup></td>