EEPW首頁(yè) >>
主題列表 >>
cpld-pci接口
cpld-pci接口 文章 進(jìn)入cpld-pci接口技術(shù)社區(qū)
FPGA/CPLD設(shè)計(jì)思想與技巧
- FPGA/CPLD設(shè)計(jì)思想與技巧, 本文討論的四種常用FPGA/CPLD設(shè)計(jì)思想與技巧:乒乓操作、串并轉(zhuǎn)換、流水線(xiàn)操作、數(shù)據(jù)接口同步化,都是FPGA/CPLD邏輯設(shè)計(jì)的內(nèi)在規(guī)律的體現(xiàn),合理地采用這些設(shè)計(jì)思想能在FPGA/CPLD設(shè)計(jì)工作中取得事半功倍的效果?!?/li>
- 關(guān)鍵字: 技巧 設(shè)計(jì)思想 FPGA/CPLD
基于MAX7000系列CPLD的數(shù)據(jù)采集系統(tǒng)
- CPLD是復(fù)雜的PLD,專(zhuān)指那些集成規(guī)模大于1000門(mén)以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路...
- 關(guān)鍵字: CPLD MAX7000 數(shù)據(jù)采集 FPGA
基于CPLD技術(shù)的槍械電磁扳機(jī)控制儀設(shè)計(jì)
- 針對(duì)目前靶場(chǎng)測(cè)試領(lǐng)域尤其是外彈道測(cè)試通常采用人工擊發(fā)槍械的方式,存在安全性差、無(wú)法精確控制等問(wèn)題,設(shè)計(jì)一種基于CPLD技術(shù)的槍械電磁扳機(jī)控制儀。采用步進(jìn)電機(jī)作為執(zhí)行單元,CPLD作為主控制器實(shí)現(xiàn)邏輯控制、通信功能。設(shè)計(jì)中著重考慮了電磁兼容及安全性,通過(guò)機(jī)械及電氣兩部分聯(lián)鎖確保控制儀無(wú)誤觸發(fā)。通過(guò)靶場(chǎng)試驗(yàn),該控制儀能夠適應(yīng)靶場(chǎng)電磁環(huán)境,而且對(duì)其他儀器無(wú)干擾,其通信功能還可實(shí)現(xiàn)整體測(cè)試系統(tǒng)的同步性、自動(dòng)化、網(wǎng)絡(luò)化及遠(yuǎn)程控制。
- 關(guān)鍵字: CPLD 槍械 電磁 控制儀
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
- 輸入系統(tǒng)的信息大多數(shù)是模擬量,為使計(jì)算機(jī)能夠處理這些模擬量,必須經(jīng)由數(shù)據(jù)采集系統(tǒng)將模擬量轉(zhuǎn)化為數(shù)字量...
- 關(guān)鍵字: AVR CPLD 高速數(shù)據(jù)采集
基于μC/OS-II+CPLD的電動(dòng)車(chē)電池管理系統(tǒng)設(shè)計(jì)
- 關(guān)鍵字: 電池管理系統(tǒng) 電動(dòng)汽車(chē) CPLD μC/OS-II
基于VHDL 的矩陣鍵盤(pán)及顯示電路設(shè)計(jì)
- 摘 要:為了有效防止機(jī)械式鍵盤(pán)按鍵抖動(dòng)帶來(lái)的數(shù)據(jù)錯(cuò)誤,這里在Quartus Ⅱ開(kāi)發(fā)環(huán)境下,采用VHDL 語(yǔ)言設(shè)計(jì)了一種能夠?qū)C(jī)械式4 times;4 矩陣鍵盤(pán)的按鍵值依次顯示到8 個(gè)7 段數(shù)碼管上的矩陣鍵盤(pán)及顯示電路。仿真結(jié)果表
- 關(guān)鍵字: FPGA/ CPLD 鍵盤(pán) 電路
基于CPLD內(nèi)部的反向器實(shí)現(xiàn)振蕩器應(yīng)用
- 摘要:使用CPLD內(nèi)部的資源施密特觸發(fā)器和反相器,只需外加一個(gè)RC就可以設(shè)計(jì)出一個(gè)穩(wěn)定的振蕩器,為CPLD或外圍器件提供時(shí)鐘源。靈活方便的設(shè)計(jì)及低成本的特性,使之具有很好的產(chǎn)品商業(yè)使用價(jià)值。 關(guān)鍵字:CPLD;施密特觸發(fā)器;振蕩器 前言 電子技術(shù)的飛速發(fā)展,尤其是消費(fèi)類(lèi)電子產(chǎn)品在成本、產(chǎn)品功能及品質(zhì)的更高要求,使消費(fèi)類(lèi)電子產(chǎn)品的設(shè)計(jì)不是簡(jiǎn)單地要求設(shè)計(jì)出來(lái),而是要考慮低成本高品質(zhì)。 CPLD的成本低,占用PCB面積小,功耗低和靈活的后期可編程特性在嵌入式設(shè)計(jì)中得到越來(lái)越廣泛的應(yīng)用。
- 關(guān)鍵字: CPLD 施密特觸發(fā)器 201009
FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì)
- FPGA/CPLD狀態(tài)機(jī)的穩(wěn)定性設(shè)計(jì), 隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語(yǔ)言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來(lái)越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計(jì),已經(jīng)無(wú)處不在.在FPGA/CPLD設(shè)計(jì)中,狀
- 關(guān)鍵字: 設(shè)計(jì) 穩(wěn)定性 狀態(tài) FPGA/CPLD
基于AVR和CPLD的高速數(shù)據(jù)采集系統(tǒng)
- 為了提高數(shù)據(jù)采集卡的速度,同時(shí)降低成本,設(shè)計(jì)一種并行數(shù)據(jù)采集系統(tǒng),要求并行采集速度大于10 Mb/s。整個(gè)系統(tǒng)由AVR與CPLD控制實(shí)現(xiàn),通過(guò)MAXl308完成模數(shù)轉(zhuǎn)換,并設(shè)計(jì)搭建了其外圍電路。采用12路數(shù)據(jù)存儲(chǔ)模式存儲(chǔ)高速采集的數(shù)據(jù)。實(shí)驗(yàn)依據(jù)存儲(chǔ)要求搭建硬件電路并調(diào)試,示波器顯示的波形結(jié)果8組脈沖序列完全對(duì)齊,沒(méi)有出現(xiàn)時(shí)序混亂,同時(shí)并行處理過(guò)程中不相互影響,實(shí)現(xiàn)了低成本高速多路采集的設(shè)計(jì)要求。
- 關(guān)鍵字: CPLD AVR 高速數(shù)據(jù) 采集系統(tǒng)
cpld-pci接口介紹
您好,目前還沒(méi)有人創(chuàng)建詞條cpld-pci接口!
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-pci接口的理解,并與今后在此搜索cpld-pci接口的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)cpld-pci接口的理解,并與今后在此搜索cpld-pci接口的朋友們分享。 創(chuàng)建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473