色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> cpld-pci接口

cpld-pci接口文章進(jìn)入cpld-pci接口技術(shù)社區(qū)

基于CPLD／FPGA的CMI編碼設(shè)計與實(shí)現(xiàn)

根據(jù)CMI碼的特性，介紹了一種新的編程思路實(shí)現(xiàn)CMI編碼，在Max+PlusⅡ開發(fā)平臺上使用VHDL編程實(shí)現(xiàn)CMI編碼，并得到仿真波形。實(shí)驗(yàn)結(jié)果表明，這種編程思路簡單、清晰。在產(chǎn)生7位偽隨機(jī)序列的前提下，分別對“O”，“1”進(jìn)行編碼。這種思路為其他碼型設(shè)計提供了參考。
關(guān)鍵字： CPLD FPGA CMI 編碼

基于USB傳輸及CMOS圖像傳感器的指紋識別儀的實(shí)現(xiàn)

關(guān)鍵字： CMOS圖像傳感器指紋識別儀 OV7620 AN2131QC CPLD

一種基于CPLD的壓電生物傳感器檢測電路的設(shè)計

本文介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測電路.該檢測電路以高性能CPLD(MAX7128)為核心,實(shí)現(xiàn)了對壓電生物傳感器10MHz高頻信號的測量與采集,以及所采集的頻率數(shù)據(jù)動態(tài)、實(shí)時顯示以及頻率數(shù)據(jù)串行通信等功能.該電路體積小、集成度高,具有可靠性高、實(shí)時性高的特點(diǎn).此外該系統(tǒng)還可以通過RS-232串行接口與計算機(jī)連接進(jìn)行數(shù)據(jù)傳輸和數(shù)據(jù)存儲及分析.詳細(xì)闡明了系統(tǒng)整體結(jié)構(gòu)設(shè)計以及系統(tǒng)硬件部分的實(shí)現(xiàn),并給出了CPLD內(nèi)核仿真結(jié)果和數(shù)據(jù)采集軟件實(shí)測頻率曲線.
關(guān)鍵字：檢測電路設(shè)計傳感器生物 CPLD 壓電基于功率模塊

使用用CPLD和Flash實(shí)現(xiàn)FPGA的配置

電子設(shè)計自動化EDA(ElectronicDesignAutomation)是指以計算機(jī)為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描...
關(guān)鍵字： CPLD FPGA Flash RAM EDA VHDL

基于CPLD器件的單穩(wěn)態(tài)脈沖展寬電路的設(shè)計

在數(shù)字電路設(shè)計中，當(dāng)需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時，往往很快就想到利...
關(guān)鍵字： FPGA CPLD 寬脈沖信號 ISP

基于采用ARM+單片機(jī)+CPLD/FPGA的設(shè)計方案

關(guān)鍵字：數(shù)據(jù)采集 CPLD FPGA ARM 單片機(jī)

一種基于EP2SGX系列FPGA的PCI接口設(shè)計

0引言在現(xiàn)代雷達(dá)數(shù)據(jù)處理系統(tǒng)和其他應(yīng)用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無法適應(yīng)高速數(shù)據(jù)傳...
關(guān)鍵字： FPGA EP2SGX PCI接口雷達(dá) 數(shù)據(jù)處理

一種基于VC++程序的FPGA重配置方案設(shè)計

引言隨著大規(guī)模集成電路的快速發(fā)展，系統(tǒng)設(shè)計已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率，...
關(guān)鍵字： FPGA VC++ DSP CPCI CPLD

CPLD設(shè)計的CCD信號發(fā)生器技術(shù)

CPLD設(shè)計的CCD信號發(fā)生器技術(shù),本文設(shè)計了一種基于CPLD的可編程高精度CCD信號發(fā)生器。充分利用CPLD的可編程性．模擬出滿足系統(tǒng)要求的CD信號，輸出信號頻率達(dá)到1IMHZ。1 引言

CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來
關(guān)鍵字：技術(shù) 信號發(fā)生器 CCD 設(shè)計 CPLD

CPLD設(shè)計的驅(qū)動數(shù)碼顯示電路案例

CPLD設(shè)計的驅(qū)動數(shù)碼顯示電路案例,顯示原理：
八段數(shù)碼顯示管如圖1.1 所示，八段數(shù)碼管每一段為一發(fā)光二極管，共有a～g 以及小數(shù)點(diǎn)dp 八個發(fā)光二極管。將八段數(shù)碼管中的每個二極管的陰極并聯(lián)在一起，組成公共陰極端。這樣把共陰極管腳接地，此時
關(guān)鍵字：電路案例顯示數(shù)碼設(shè)計驅(qū)動 CPLD

一種基于CPLD的DSP人機(jī)接口模塊設(shè)計

CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來的，具有...
關(guān)鍵字： CPLD DSP 人機(jī)接口模塊

利用VHDL語言進(jìn)行可變速彩燈控制器的設(shè)計

0引言硬件描述語言(HDL)是相對于一般的計算機(jī)軟件語言如C，Pascal而言的。HDL是用于設(shè)計硬件電子系...
關(guān)鍵字： VHDL FPGA CPLD 可變速彩燈控制器

常用FPGA/CPLD四種設(shè)計技巧

常用FPGA/CPLD四種設(shè)計技巧,FPGA/CPLD的設(shè)計思想與技巧是一個非常大的話題，本文僅介紹一些常用的設(shè)計思想與技巧，包括乒乓球操作、串并轉(zhuǎn)換、流水線操作和數(shù)據(jù)接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導(dǎo)日
關(guān)鍵字：技巧設(shè)計 FPGA/CPLD 常用

基于VHDL/CPLD的I2C串行總線控制器設(shè)計及實(shí)現(xiàn)

分析了I2C串行總線的數(shù)據(jù)傳輸機(jī)制，用VHDL設(shè)計了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進(jìn)行了前仿真和調(diào)試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進(jìn)行了綜合、后仿真和CPLD器件下載測試。結(jié)果表明實(shí)現(xiàn)了I2C串行總線協(xié)議的要求。
關(guān)鍵字：控制器設(shè)計實(shí)現(xiàn) 總線串行 VHDL/CPLD I2C 基于

利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC

數(shù)字系統(tǒng)的設(shè)計人員擅長在其印制電路板上用FPGA和CPLD將各種處理器、存儲器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸入、簡單的電阻電容(RC)電路和一些FPGA或CP
關(guān)鍵字： FPGA CPLD ADC 數(shù)字邏輯

共788條 37/53 |‹ « 35 36 37 38 39 40 41 42 43 44 » ›|

cpld-pci接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-pci接口!
歡迎您創(chuàng)建該詞條，闡述對cpld-pci接口的理解，并與今后在此搜索cpld-pci接口的朋友們分享。創(chuàng)建詞條

cpld-pci接口電路

利用CPLD實(shí)現(xiàn)多路數(shù)據(jù)采集
CPLD單穩(wěn)態(tài)電子電路設(shè)計詳解
采用CPLD電器定時開關(guān)控制系統(tǒng)電路
單片機(jī)驅(qū)動CPLD的PWM正弦信號發(fā)生器設(shè)計

cpld-pci接口相關(guān)帖子

請問如何使用GPIFExample10.img和CPLDasFifoMaster.xsvf測試讀?。?/a>

CPLD與FPGA之間通信
CPLD技術(shù)及其應(yīng)用
【科普】FPGA和CPLD的特點(diǎn)及區(qū)別
任意整數(shù)分頻出來，占空比不為50%問題
CPLD資源占用空間問題
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
絕對值編碼器

cpld-pci接口資料下載

Altera FPGA_CPLD設(shè)計（實(shí)例源代碼）
Altera FPGA CPLD學(xué)習(xí)筆記
CPLD/FPGA的基本知識
PLDFPGA 結(jié)構(gòu)與原理初步.pdf
CPLD技術(shù)及其應(yīng)用.pdf
CPLD／FPGA高級應(yīng)用開發(fā)指南-283頁-10.6M.rar.
Altera-FPGA／CPLD設(shè)計-基礎(chǔ)篇-332頁-24.5M.rar
這里有電子高手的FPGA/CPLD經(jīng)驗(yàn)，快來拿~

熱門主題

CPLD-PCI接口樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473