dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

高速DSP串行外設(shè)接口設(shè)計(jì)

高速DSP串行外設(shè)接口設(shè)計(jì),　1 引言DSP(數(shù)字信號(hào)處理)的優(yōu)勢(shì)除了處理復(fù)雜的運(yùn)算，特別適用于數(shù)字濾波、語(yǔ)音、視頻、圖象處理、通信以及高速實(shí)時(shí)測(cè)控系統(tǒng)中已成為現(xiàn)代信息處理技術(shù)的重要器件，極大地促進(jìn)了信號(hào)處理和測(cè)控各個(gè)領(lǐng)域的學(xué)術(shù)研究、產(chǎn)
關(guān)鍵字：接口設(shè)計(jì) 外設(shè) 串行 DSP 高速 DSP

摘要：太陽(yáng)能光伏陣列的輸出特性受外界環(huán)境的影響具有強(qiáng)烈的非線性，為了提高系統(tǒng)的整體效率，一個(gè)重要的途徑就是實(shí)時(shí)調(diào)整光伏電池的工作點(diǎn)，進(jìn)行最大功率點(diǎn)跟蹤(MPPT)，使之始終工作在最大功率點(diǎn)附近。本文通過(guò)對(duì)太
關(guān)鍵字：跟蹤系統(tǒng) 大功最大 DSP 電池基于

摘要：針對(duì)電路設(shè)計(jì)中經(jīng)常碰到數(shù)據(jù)的噪聲干擾現(xiàn)象，提出了一種Kalman濾波的FPGA實(shí)現(xiàn)方法。該方法采用了TI公司的高精度模數(shù)轉(zhuǎn)換器ADSl25l以及Altera公司的EPlCl2，首先用卡爾曼濾波算法設(shè)計(jì)了一個(gè)濾波器，然后將該濾波
關(guān)鍵字： Kalman FPGA 濾波器

在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整,在FPGA中，動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對(duì)時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒(méi)有的。本文主
關(guān)鍵字：相位調(diào)整動(dòng)態(tài) 實(shí)現(xiàn) FPGA 成本

　　萊迪思半導(dǎo)體公司今日宣布Nu Horizons Electronics Corp. 即日起將在全球范圍內(nèi)代理萊迪思的全部產(chǎn)品。Nu Horizons目前在整個(gè)亞太地區(qū)代理萊迪思產(chǎn)品。　　Nu Horizons全球代理部總裁Kent Smith 表示：“Nu Horizons Electronics 非常高興能與萊迪思一起拓展全球業(yè)務(wù)。萊迪思是全球領(lǐng)先的FPGA、PLD、可編程時(shí)鐘和電源管理器件、軟件設(shè)計(jì)工具和IP核供應(yīng)商之一，并且我們的全球銷(xiāo)售和工程師團(tuán)隊(duì)對(duì)于可編程邏輯技術(shù)非常了解。萊
關(guān)鍵字：萊迪思 FPGA PLD 可編程時(shí)鐘電源管理器件

摘要：本文提出了一種基于FPGA的圖像裁剪電路的設(shè)計(jì)方法，利用像素的抽取改變圖像的分辨率，從而達(dá)到圖像裁剪的效果。與傳統(tǒng)的方法相比，這種方法簡(jiǎn)單易行，開(kāi)發(fā)成本低，圖像的清晰度能滿足一定的要求。此方法數(shù)據(jù)處
關(guān)鍵字： FPGA 圖像裁剪電路

摘要：為了解決PCI9052和雙口RAM之間讀寫(xiě)時(shí)序不匹配的問(wèn)題，本設(shè)計(jì)采用可編程器件來(lái)實(shí)現(xiàn)它們之間的接口電路。此電路可以使系統(tǒng)更加緊湊。核心邏輯部分采用有限狀態(tài)機(jī)實(shí)現(xiàn)，使控制邏輯直觀簡(jiǎn)單，提高了設(shè)計(jì)效率。
通
關(guān)鍵字： FPGA PCI9 RAM PCI

　　Analog Devices, Inc.，全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最新推出32位浮點(diǎn)數(shù)字信號(hào)處理器SHARC產(chǎn)品組合的最新成員——SHARC 2148x及SHARC 2147x系列。高性能SHARC 2148x及低功耗SHARC 2147x系列處理器憑借集成高達(dá)5Mb 的存儲(chǔ)器，為各種應(yīng)用提高了單芯片、浮點(diǎn)信號(hào)處理精度，并為便攜式設(shè)備實(shí)現(xiàn)了高端系統(tǒng)功能。通過(guò)SHARC 2148x及SHARC 2147x處理器，設(shè)計(jì)師可以利用端到端 SHARC 系列的代碼兼容
關(guān)鍵字： ADI DSP SHARC

目前，顯示屏按數(shù)據(jù)的傳輸方式主要有兩類:一類是采用與計(jì)算機(jī)顯示同一內(nèi)容的實(shí)時(shí)視頻屏;另一類為通過(guò)USB、以太網(wǎng)等通信手段把顯示內(nèi)容發(fā)給顯示屏的獨(dú)立視頻源顯示屏，若采用無(wú)線通信方式，還可以隨時(shí)更新顯示內(nèi)容，靈
關(guān)鍵字：視頻 LED 系統(tǒng) 獨(dú)立全彩 ARM FPGA 甚于

IPTV視頻廣播中采用FPGA作為編碼和解碼平臺(tái)的好處是明顯的。然而，為FPGA供電可能是一個(gè)挑戰(zhàn)，而采用根據(jù)電源要求設(shè)計(jì)的專用電源管理器件，如MIC68200，將極大地縮短新系統(tǒng)的上市時(shí)間。
關(guān)鍵字：供電問(wèn)題 FPGA 系統(tǒng) IPTV 基于通信協(xié)議

　　全球領(lǐng)先的硅產(chǎn)品知識(shí)產(chǎn)權(quán) (SIP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器(DSP)內(nèi)核授權(quán)廠商CEVA公司宣布提供CEVA-SATA3.0設(shè)備控制器IP。基于與固態(tài)硬盤(pán) (SSD) 客戶廣泛的合作經(jīng)驗(yàn)，CEVA公司已經(jīng)提升其SATA設(shè)備控制器IP性能，提供 6Gbps 線路速率 (line rate) 以實(shí)現(xiàn)更快的數(shù)據(jù)傳輸，使得吞吐量較上代產(chǎn)品提高一倍。該IP已經(jīng)授權(quán)予一家領(lǐng)先的閃存半導(dǎo)體制造商，用于其未來(lái)的固態(tài)硬盤(pán)設(shè)計(jì)中。　　CEVA-SATA3.0 IP 采用最新的原生指令排序 (Native Co
關(guān)鍵字： CEVA 固態(tài)硬盤(pán) DSP

引言20世紀(jì)八十年代以來(lái)．電子技術(shù)和計(jì)算機(jī)技術(shù)快速發(fā)展，汽車(chē)行駛安全方面的研究也進(jìn)入了一個(gè)嶄新的領(lǐng)...
關(guān)鍵字： Blackfin DSP 硬件設(shè)計(jì) 輔助駕駛系統(tǒng) 車(chē)輛狀態(tài) 處理器

FPGA的嵌入式系統(tǒng)USB接口設(shè)計(jì),摘要：設(shè)計(jì)基于FPGA的IP-BX電話應(yīng)用系統(tǒng)，用于傳統(tǒng)的電話網(wǎng)絡(luò)(PSTN)與PC機(jī)之間的接口連接。USB2．0接口器件EZ-USB FX2 CY7C68013A-56工作在slave FIFO模式，為基于FPGA的嵌入式系統(tǒng)與PC機(jī)之間提供數(shù)據(jù)和命令通道，從
關(guān)鍵字：接口設(shè)計(jì) USB 系統(tǒng) 嵌入式 FPGA