dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

賽靈思在中國(guó)IDF上展示全球性能最高的FPGA 加速模塊

　　賽靈思公司今天宣布將在本周舉辦的中國(guó)英特爾信息技術(shù)峰會(huì)（ Intel Developer Forum China）上展示全球性能最高的FPGA加速模塊。賽靈思計(jì)算加速平臺(tái)（ACP）采用基于FPGA的加速模塊滿足Intel基于FPGA的前端總線(FSB) 的要求并且展示了完全支持FSB的可插入Intel Xeon CPU插槽的Virtex-5 FPGA 模塊。　　賽靈思將展示通過(guò)Intel FSB總線在系統(tǒng)存儲(chǔ)器和最新的65nm Virtex&n
關(guān)鍵字： FPGA IDF 單片機(jī) 嵌入式系統(tǒng) 賽靈思模塊

Harris新視頻廣播路由器線路選用Altera Stratix II GX FPGA

　　Altera公司宣布，Harris公司在最近推出的Platinum™視頻廣播路由器線路中采用了Stratix® II GX開(kāi)發(fā)套件和3Gbps串行數(shù)字接口(SDI)知識(shí)產(chǎn)權(quán)(IP) MegaCore®功能，使其開(kāi)發(fā)時(shí)間縮短了幾個(gè)月。　　Harris廣播通信部總裁Tim Thorsteinson評(píng)論說(shuō)：“Altera的SDI解決方案幫助我們節(jié)省了工程時(shí)間，保證了高清晰信號(hào)完整性。Altera為我們提供全面的開(kāi)發(fā)支持，包括高質(zhì)量MegaCore，提高了我們工程團(tuán)隊(duì)的效能，使
關(guān)鍵字： Altera FPGA Stratix 單片機(jī) 嵌入式系統(tǒng)

賽靈思推出新型低成本SPARTAN-DSP系列

　　賽靈思公司日前宣布推出首個(gè)低成本 Spartan™-DSP 系列產(chǎn)品以及相應(yīng)的開(kāi)發(fā)板和增強(qiáng)設(shè)計(jì)軟件，極大地?cái)U(kuò)展了其XtremeDSP™解決方案的產(chǎn)品線，并且在價(jià)格、性能和功耗三合一組合方面為數(shù)字信號(hào)處理樹(shù)立了新的標(biāo)桿。Spartan-DSP以業(yè)界最低的成本價(jià)格提供了高達(dá)20GMACS（每秒十億次乘法累計(jì)）的DSP功能，而價(jià)格不到30美元。與同類的其它高性能可配置DSP器件相比，該系列產(chǎn)品的動(dòng)態(tài)功耗降低多達(dá)50%。　　新推出Spartan-DSP系列之后，XtremeDSP產(chǎn)
關(guān)鍵字： SPARTAN-DSP 單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于DSP實(shí)現(xiàn)的無(wú)差拍控制逆變器

隨著計(jì)算機(jī)以及各種精密自動(dòng)化設(shè)備、電子設(shè)備被廣泛應(yīng)用于通信、工業(yè)自動(dòng)化控制、辦公自動(dòng)化等領(lǐng)域, 逆變器作為 UPS的重要組成部分，近年來(lái)得到了迅速展。對(duì)逆變器的控制成為研究重點(diǎn)，即要求其輸出波形穩(wěn)態(tài)精度高、總諧波畸變率低和動(dòng)態(tài)響應(yīng)快。目前，瞬時(shí) PID控制、重復(fù)控制等技術(shù)都在應(yīng)用中占有重要地位。但這兩種技術(shù)都有難以克服的缺點(diǎn)，如瞬時(shí)PID控制難以實(shí)現(xiàn)數(shù)字化；重復(fù)控制的動(dòng)態(tài)響應(yīng)慢。美國(guó)著名控制理論專家卡爾曼于60年代初提出了數(shù)字控制的無(wú)差拍控制思想。隨著電力電子技術(shù)的發(fā)展，80年代中期，無(wú)差拍控制被應(yīng)用于逆
關(guān)鍵字： DSP 單片機(jī) 工業(yè)控制逆變器嵌入式系統(tǒng) 工業(yè)控制

賽靈思推出65nm FPGA Virtex-5的PCI Express開(kāi)發(fā)套件

賽靈思公司宣布推出基于業(yè)界第一個(gè)列入PCI SIG集成商列表的65nm FPGA- Virtex-5的 PCI Express開(kāi)發(fā)套件。包括一個(gè)開(kāi)發(fā)套件和協(xié)議包文件在內(nèi)的完全解決方案可幫助設(shè)計(jì)人員加快1-8路 PCIe 應(yīng)用的設(shè)計(jì)，可幫助客戶加快通信和網(wǎng)絡(luò)、視頻和廣播、存儲(chǔ)和計(jì)算、工業(yè)以及航空和國(guó)防等多種市場(chǎng)應(yīng)用的產(chǎn)品速度。該開(kāi)發(fā)套件為設(shè)計(jì)人員評(píng)估并放心地利用賽靈思PCI Express端點(diǎn)模塊完成設(shè)計(jì)提供了所需要的一切。賽靈思Virtex-5 FPGA內(nèi)建PCI Express端點(diǎn)模塊和低功耗3.2G
關(guān)鍵字： 65nm FPGA Virtex-5 單片機(jī) 嵌入式系統(tǒng) 賽靈思

基于DSP和CPLD的低功耗多路數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)

引言隨著電子技術(shù)的應(yīng)用和發(fā)展，數(shù)字信號(hào)處理內(nèi)容日益復(fù)雜，同時(shí)，很多情況下要求整個(gè)系統(tǒng)具有低功耗的特點(diǎn)。為滿足這種要求，DSP芯片設(shè)計(jì)技術(shù)也在向低功耗、高性能的方向發(fā)展。從處理速度來(lái)看，TMS320VC5502的運(yùn)算能力已經(jīng)達(dá)到了600MMACS，即每秒鐘可以完成6億次乘加運(yùn)算。從功耗來(lái)看，TMS320VC5502內(nèi)核電壓只有1.26V，整個(gè)芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數(shù)據(jù)處理系統(tǒng)。模擬信號(hào)的輸入經(jīng)過(guò)50Hz陷波電路(濾除工頻
關(guān)鍵字： CPLD DSP 單片機(jī) 多路數(shù)據(jù)處理嵌入式系統(tǒng)

將低成本FPGA用于視頻和圖像處理

FPGA已經(jīng)存在了十幾年的時(shí)間，在傳統(tǒng)概念中，F(xiàn)PGA價(jià)格昂貴，設(shè)計(jì)門(mén)檻較高，多用于通信和高端工業(yè)控制領(lǐng)域。最近幾年，低成本FPGA不斷推陳出新。半導(dǎo)體工藝的進(jìn)步不僅帶來(lái)FPGA成本的降低，還使其性能顯著提升，同時(shí)不斷集成一些新的硬件資源，比如內(nèi)嵌DSP塊、內(nèi)嵌RAM塊、鎖相環(huán)(PLL)、高速外部存儲(chǔ)器接口(DDR/DDR2)、高速LVDS接口等。在Altera公司90nm的Cyclone II FPGA內(nèi)部，還可以集成一種軟處理器Nios II及其外設(shè)，它是目前FPGA中應(yīng)用最為廣泛的軟處理器系統(tǒng)。
關(guān)鍵字： FPGA 單片機(jī) 嵌入式系統(tǒng) 視頻圖像處理

微機(jī)保護(hù)中DSP與時(shí)鐘DS12CR887的接口設(shè)計(jì)

系統(tǒng)中其他外圍電路的控制方法和原理與時(shí)鐘芯片完全類似，以此方法可以搭建一個(gè)通用性強(qiáng)、性能穩(wěn)定的硬件平臺(tái)，再通過(guò)各種具體的保護(hù)應(yīng)用軟件，從而實(shí)現(xiàn)各種具體功能的微機(jī)保護(hù)裝置。
關(guān)鍵字： DSP 887 DS 12

簡(jiǎn)化FPGA測(cè)試和調(diào)試

引言　　隨著FPGA的設(shè)計(jì)速度、尺寸和復(fù)雜度明顯增長(zhǎng)，使得整個(gè)設(shè)計(jì)流程中的驗(yàn)證和調(diào)試成為當(dāng)前FPGA系統(tǒng)的關(guān)鍵部分。獲得FPGA內(nèi)部信號(hào)有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)周期中最困難的流程。另一方面，幾乎當(dāng)前所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速的向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外，每一條物理鏈路的速度從600Mbps到高達(dá)10Gbps，高速I(mǎi)O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專注于FPGA內(nèi)部邏輯設(shè)計(jì)的設(shè)計(jì)人
關(guān)鍵字： FPGA 測(cè)量測(cè)試

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

2007年4月10號(hào)，北京——澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢(shì)，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡(jiǎn)為一塊Stratix® FPGA PCI卡。 Fairlight首席技術(shù)官Tino Fibaek說(shuō)：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后，該項(xiàng)目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項(xiàng)目。我們完成開(kāi)發(fā)所花費(fèi)的時(shí)間僅是DSP
關(guān)鍵字： Altera DSP FPGA 單片機(jī) 嵌入式系統(tǒng)

MCS-51單片機(jī)與CPLD/FPGA接口邏輯設(shè)計(jì)

在功能上，單片機(jī)與大規(guī)模CPLD有很強(qiáng)的互補(bǔ)性。單片機(jī)具有性能價(jià)格比高、功能靈活、易于人機(jī)對(duì)話、良好的數(shù)據(jù)處理能力濰點(diǎn)；CPLD/FPGA則具有高速、高可靠以及開(kāi)發(fā)便捷、規(guī)范等優(yōu)點(diǎn)。以此兩類器件相結(jié)合的電路結(jié)構(gòu)在許多高性能儀器儀表和電子產(chǎn)品中仍將被廣泛應(yīng)用。本文就單片機(jī)與CPLD/FPGA的接口方式作一簡(jiǎn)單介紹，希望對(duì)從事單片機(jī)和CPLD/FPGA研發(fā)的朋友能有所啟發(fā)。單片機(jī)與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨(dú)立方式，分別說(shuō)明
關(guān)鍵字： CPLD/FPGA MCS-51 單片機(jī) 邏輯設(shè)計(jì) 嵌入式系統(tǒng)

Altera FPGA在Fairlight新媒體處理引擎中替代64片DSP

　　澳大利亞悉尼的音頻產(chǎn)品系統(tǒng)專業(yè)公司Fairlight利用Altera® FPGA的靈活性以及數(shù)字信號(hào)處理(DSP)優(yōu)勢(shì)，將采用了8塊電路板和64片DSP的設(shè)計(jì)精簡(jiǎn)為一塊Stratix® FPGA PCI卡。　　Fairlight首席技術(shù)官Tino Fibaek說(shuō)：“我們的水晶內(nèi)核(CC-1)體系結(jié)構(gòu)表明，Altera FPGA在DSP功能上的性價(jià)比非常優(yōu)異。采用了Altera的開(kāi)發(fā)工具后，該項(xiàng)目成為我見(jiàn)過(guò)的進(jìn)展最為順利的項(xiàng)目。我們完成開(kāi)發(fā)所花費(fèi)的時(shí)間僅是DSP器件體系結(jié)構(gòu)設(shè)計(jì)的三分
關(guān)鍵字： Altera DSP Fairlight FPGA 單片機(jī) 嵌入式系統(tǒng)

基于FPGA的簡(jiǎn)易可存儲(chǔ)示波器設(shè)計(jì)

摘要：　本文介紹了一種基于FPGA的采樣速度60Mbit/s的雙通道簡(jiǎn)易數(shù)字示波器設(shè)計(jì)，能夠?qū)崿F(xiàn)量程和采樣頻率的自動(dòng)調(diào)整、數(shù)據(jù)緩存、顯示以及與計(jì)算機(jī)之間的數(shù)據(jù)傳輸。關(guān)鍵詞：數(shù)據(jù)采集；數(shù)字示波器；FPGA 引言　　傳統(tǒng)的示波器雖然功能齊全，但是體積大、重量重、成本高、等一系列問(wèn)題使應(yīng)用受到了限制。有鑒于此，便攜式數(shù)字存儲(chǔ)采集器就應(yīng)運(yùn)而生，它采用了LCD顯示、高速A/D采集與轉(zhuǎn)換、ASIC芯片等新技術(shù)，具有很強(qiáng)的實(shí)用性和巨大的市場(chǎng)潛力，也代表了當(dāng)代電子測(cè)量?jī)x器的一種發(fā)展趨勢(shì)，即向功能多、體積小、重量輕、
關(guān)鍵字： FPGA 測(cè)量測(cè)試可存儲(chǔ)示波器存儲(chǔ)器

基于DSP的PCI總線數(shù)據(jù)采集系統(tǒng)的研究

1 引言隨著數(shù)字信號(hào)處理器性能的不斷提高及其成本與售價(jià)的大幅下降，數(shù)字信號(hào)處理應(yīng)用領(lǐng)域飛速擴(kuò)展，信號(hào)處理進(jìn)入了一個(gè)新的發(fā)展時(shí)期。同時(shí)隨著計(jì)算機(jī)技術(shù)以及互聯(lián)網(wǎng)絡(luò)技術(shù)的不斷發(fā)展，越來(lái)越多的數(shù)據(jù)需要經(jīng)過(guò)計(jì)算機(jī)來(lái)進(jìn)行處理、存儲(chǔ)、傳輸籌操作。計(jì)算機(jī)的應(yīng)用已經(jīng)遍及我們生活的每一個(gè)角落。由于計(jì)算機(jī)本身的特點(diǎn)，通用計(jì)算機(jī)通常僅負(fù)責(zé)沒(méi)有實(shí)時(shí)性要求的工作，而不適于進(jìn)行實(shí)時(shí)性要求很高的數(shù)字信號(hào)處理。將計(jì)算機(jī)和 DSP有機(jī)地結(jié)合起來(lái)，充分利用各自的優(yōu)點(diǎn)，它們將會(huì)相得益彰，滿足現(xiàn)實(shí)應(yīng)用中對(duì)數(shù)據(jù)實(shí)時(shí)處理能力、數(shù)據(jù)傳輸能力以及數(shù)
關(guān)鍵字： DSP PCI 單片機(jī) 嵌入式系統(tǒng) 數(shù)據(jù)采集

基于DSP芯片的MELP聲碼器的算法實(shí)現(xiàn)

論文對(duì)MELP編解碼算法的原理進(jìn)行了簡(jiǎn)要分析，討論了如何在定點(diǎn)DSP芯片TMS320VC5416上實(shí)現(xiàn)該算法，并研究了其關(guān)鍵技術(shù)，最后對(duì)測(cè)試結(jié)果進(jìn)行了分析。
關(guān)鍵字：算法實(shí)現(xiàn) MELP 芯片 DSP 基于