dsp＋fpga 文章 進入dsp＋fpga技術(shù)社區(qū)
基于ARM的FPGA加載配置實現(xiàn)
- 引言 基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
- 關(guān)鍵字： ARM FPGA 單片機 配置 嵌入式系統(tǒng)
基于SYSTEM C的FPGA設(shè)計方法
- 一、概述 隨著VLSI的集成度越來越高，設(shè)計也越趨復雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
- 關(guān)鍵字： C FPGA SYSTEM 單片機 嵌入式系統(tǒng)
網(wǎng)絡(luò)多媒體設(shè)計的成功取決于精心選擇恰當?shù)腄SP
- 為網(wǎng)絡(luò)多媒體應用選擇一個恰當數(shù)字信號處理器（DSP）是一項很復雜的工作。首先，必須在當前和近期業(yè)界接口的需求環(huán)境下對處理器的內(nèi)核體系結(jié)構(gòu)和外圍設(shè)備配置進行透徹的分析。其次，為了防止出現(xiàn)帶寬瓶頸問題，了解多媒體數(shù)據(jù)（例如，視頻、圖象、音頻和分組數(shù)據(jù)）如何流過一個基于DSP的系統(tǒng)是至關(guān)重要的。另外，了解造成最低標準臨界實現(xiàn)和魯棒性解決方案之間的差別的各種系統(tǒng)屬性（包括DMA和存儲器訪問）也是很有幫助的。 為網(wǎng)絡(luò)多媒體應用選擇處理器取決于系統(tǒng)設(shè)計對性能和連通性要求。許多應用同時采用微控制器（MCU）和
- 關(guān)鍵字： DSP 單片機 美國模擬器件公司 嵌入式系統(tǒng)
基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計
- 介紹了一種基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計方案，以高性能數(shù)字信號處理器ADSP—BF535作為核心，結(jié)合現(xiàn)場可編程門陣列FPGA，實現(xiàn)了實時數(shù)字圖像處理。 小波分析是近年迅速發(fā)展起來的新興學科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細化，最終達到高頻處時間細分和低頻處頻率細分，能自動適應時頻信號分析的要求，從而可聚焦到信號的任意細節(jié)．解決了Fourier分
- 關(guān)鍵字： DSP FPGA 小波圖像處理
FPGA在智能儀表中的應用
- 隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字信號處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場可編程的特點，可以實現(xiàn)專用集成電路，因此越來越受到硬件電路設(shè)計工程師們的青睞。 目前，在自動化監(jiān)測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著生產(chǎn)技術(shù)的進步和發(fā)展，對監(jiān)測與控制的要求也在不斷提高，面對日益復雜的監(jiān)測對象和控制算法，傳統(tǒng)的MCU往往不堪重負。把FPGA運用到這些儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。 在低阻值
- 關(guān)鍵字： FPGA) 測量 測試 單片機 嵌入式系統(tǒng) 智能儀表
嵌入式目標模塊在DSP系統(tǒng)開發(fā)中的應用
- 引言隨著電子技術(shù)的不斷進步，特別是3C(計算機、通信、消費電子)的飛速發(fā)展，電子設(shè)備日趨數(shù)字化、小型化和集成化，嵌入式芯片逐漸成為設(shè)計開發(fā)人員的首選。DSP作為嵌入式芯片的典型代表之一，在信息產(chǎn)業(yè)領(lǐng)域得到了廣泛應用。DSP雖然為3C產(chǎn)品的開發(fā)提供了很好的硬件支撐平臺，但設(shè)計者仍得花費一定的時間去掌握DSP內(nèi)部各種寄存器的正確設(shè)置、軟件編程方法以及控制算法設(shè)計，這必然會增大產(chǎn)品開發(fā)難度，延長產(chǎn)品開發(fā)周期，從而影響開發(fā)效率。Matlab公司最新推出的針對DSP應用控制系統(tǒng)而開發(fā)的嵌入式目標模塊Embedded
- 關(guān)鍵字： CCS DSP 單片機 嵌入式系統(tǒng) 模塊
DSP有了更多的含義
- 近日，F(xiàn)PGA廠商熱衷推出DSP功能產(chǎn)品。FPGA-DSP大約在5年前推出此概念，當時還是非常高端的功能，其優(yōu)勢是可以并行處理，因此比傳統(tǒng)DSP的速率高很多。這也是后起之秀—Xilinx和DSP老大—TI能夠坐在一起，談在基站等領(lǐng)域進行合作的原因。但是，4月16日，Xilinx推出了其低端Spartan-DSP 系列，表明了FPGA想向低端走，擴大其DSP市場版圖的野心。 Xilinx列舉了其FPGA-DSP與通用DSP的性能差距（見下圖）。并說DSP是數(shù)字信號處理，并不一定采用信號處理器，各種
- 關(guān)鍵字： DSP FGPA
FPGA在衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器設(shè)計中的應用
- 1 引 言 由于數(shù)字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕，以及數(shù)字化傳輸方式所特有的高效數(shù)據(jù)傳輸率，可以在有限的傳輸頻帶內(nèi)傳送更多的電視節(jié)目，正成為數(shù)字化視聽技術(shù)發(fā)展的一個新方向。作為數(shù)字電視前端設(shè)備中的衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器，簡稱為碼流機，其主要功能就是接收頻率為950～2 150 MHz的國內(nèi)外數(shù)字衛(wèi)星節(jié)目信號進行QPSK解調(diào)，并轉(zhuǎn)換成ASI格式的MPEG-2傳輸流，輸出給TS流復用器、QAM調(diào)制器等前端設(shè)備處理后發(fā)射到數(shù)字電視終端用戶，即相當于有線電視臺轉(zhuǎn)播節(jié)目的信號源；同時他還輸出
- 關(guān)鍵字： FPGA 單片機 電視碼流 嵌入式系統(tǒng) 衛(wèi)星 轉(zhuǎn)發(fā)器
嵌入式DSP上的視頻編解碼
- 隨著數(shù)字多媒體的應用日漸廣泛，視頻解碼 在嵌入式系統(tǒng)設(shè)計中變成一個基本要素。視頻標準有多種，依賴于產(chǎn)品可實施其中的一個或者多個標準。當然這不是全部，視頻僅僅是多媒體碼流的一部分，另外還 有音頻或者語音需要并行處理。因此，一個精確的處理存儲或數(shù)據(jù)流的同步層是必需的。此外，視頻解碼本身對性能要求較高，需要不同于先前基于語音和信息應用 的系統(tǒng)架構(gòu)；這就對便攜系統(tǒng)提出了特殊挑戰(zhàn)，而桌面應用同樣面臨這些問題。 通用視頻標準和編解碼器 聯(lián)合視頻組(Joint Video Team, JVT)由 ITU的視頻編
- 關(guān)鍵字： DSP 單片機 嵌入式系統(tǒng) 視頻編解碼
Altera宣布基于FPGA的加速器支持Intel前端總線
- Altera公司宣布，XtremeData在其XD2000i可插入式FPGA協(xié)處理器模塊中選用了高性能Stratix® III FPGA，該模塊支持Intel的前端總線(FSB)?；贗ntel Xeon處理器的服務(wù)器采用這一高性能計算方案后，能夠進一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務(wù)器的處理插槽中。與單個處理器相比，其加速性能提高了10倍到100倍，同時降低了系統(tǒng)總功耗。 XtremeData公司CEO Ravi Chandran評論說：“在高性能計算市場應用中，St
- 關(guān)鍵字： Altera FPGA Intel 單片機 加速器 前端總線 嵌入式系統(tǒng)
利用Altera增強型配置片實現(xiàn)FPGA動態(tài)配置
- 1. 引言 在當今復雜數(shù)字電路設(shè)計中，大多采用以"嵌入式微控制器+FPGA"為核心的體系結(jié)構(gòu)此體系結(jié)構(gòu)中FPGA配置效率和靈活性的差異影響了產(chǎn)品的開周期和產(chǎn)品升級的易施性。傳統(tǒng)的FPGA配置方案(例如調(diào)試階段的專用下載電纜方式。成品階段的專用配置片方式)在成本、效率、靈活性方面都存在著明顯不足。針對這樣的實際問題，基于嵌入式微控制器與FPGA廣泛共存于復雜數(shù)字系統(tǒng)的背景，借鑒軟件無線電"一機多能"的思想，提出了一種對現(xiàn)有傳統(tǒng)FPGA配置方案硬件電路稍做調(diào)整并增加部分軟件功能。即可實現(xiàn)FPGA動態(tài)配置的方
- 關(guān)鍵字： Altera FPGA 單片機 配置 嵌入式系統(tǒng)
透過DSP系統(tǒng)模型建立和設(shè)定實現(xiàn)最佳模擬
- 嵌入式軟件發(fā)展需要對目標架構(gòu)及其使用有著廣泛而透徹的認識和瞭解。把嵌入式系統(tǒng)從概念轉(zhuǎn)化成能夠有效地在硬件環(huán)境中部署的高效能解決方案，需要若干個步驟。整個過程包括：分析、架構(gòu)搭建、評估、硬件支援、設(shè)計、編碼、除錯、整合、驗證和確認，過程中準確度極為重要。硬件資源的使用效率低，或者是軟件沒有針對那些硬件資源進行最佳化，都可能對性能帶來嚴重的影響。 CEVA-X系列采用的創(chuàng)新架構(gòu)，充分利用可能的設(shè)計變數(shù)來控制整體性能。CEVA-X1620是CEVA-X核心系列的第一款產(chǎn)品，具有先進的平行架構(gòu)（Parallel
- 關(guān)鍵字： DSP 單片機 電源技術(shù) 模擬技術(shù) 嵌入式系統(tǒng) 最佳模擬
JPEG2000中嵌入式塊編碼的FPGA設(shè)計
- 隨著多媒體市場的迅猛發(fā)展，百萬像素的數(shù)碼相機、各種功能強大的彩屏手機等數(shù)字消費產(chǎn)品逐漸普及。這些多媒體應用均需要處理高質(zhì)量、高分辨率的大圖像，這對存儲介質(zhì)的容量和傳輸信道的帶寬都提出了新要求。圖像壓縮的國際標準JPEG已不能滿足這些新的要求，而且它在低碼率時還存在著方塊效率。因此，從1997年開始，JPEG委員會就致力于開發(fā)新的靜態(tài)圖像壓縮標準JPEG2000,并在2000年8月形成了最終經(jīng)濟核草案，在2000年12月使其成為了國標標準。 JPEG2000相比JPE
- 關(guān)鍵字： FPGA JPEG2000 單片機 嵌入式系統(tǒng)
dsp＋fpga介紹
您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。 創(chuàng)建詞條
dsp＋fpga電路
dsp＋fpga相關(guān)帖子
dsp＋fpga資料下載
dsp＋fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473