dsp-mode 文章 進入dsp-mode技術(shù)社區(qū)
幾種DSP與外接存儲器的連接方法
- 存儲器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場合，尤其是帶信號存儲的DSP應(yīng)用來說，TMS320C5409的片內(nèi)存儲資源是遠遠不夠用的。因此，設(shè)計一個TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲器的接口設(shè)計方案。
- 關(guān)鍵字： 存儲器 DSP 連接
mcu,DSP,PLD/EDA的介紹/比較/分析
- 當今,數(shù)字時代的核心動力便是單片機,DSP ,PLD/ EDA ,以其各自的特點滿足了各種需要,推動著信息技術(shù)的快速發(fā)展。這里將對這三類電子產(chǎn)品分別加以介紹,并作比較和分析。
- 關(guān)鍵字： 單片機(Single-chipMicrocomputer) 數(shù)字信號處理(DSP) 可編程邏輯器件(PLD)/電子設(shè)計自動化(EDA)
基于C5509A的功放閉環(huán)數(shù)字控制系統(tǒng)(圖)
- 隨著通信系統(tǒng)的發(fā)展，要求通信具有更高的傳輸可靠性、更強的抗干擾能力。在無線信號發(fā)射過程中，射頻信號必須經(jīng)功放放大，再經(jīng)天線發(fā)射出去，信號經(jīng)功放后的幅度和穩(wěn)定性對通信的可靠性和抗干擾起著關(guān)鍵作用。攻放輸出信號的幅度越大通信可靠性越穩(wěn)定，接收的準確性和可靠性就越高。在發(fā)射端，功放輸出功率控制一方面需要保證功放的安全可靠，另一方面又要盡可能使功放輸出功率最大。因此，對功放的輸出功率控制就顯得十分重要，早期的功放控制一般采用模擬等方法實現(xiàn)。
- 關(guān)鍵字： C5509A DSP 功放 閉環(huán) 數(shù)字控制
MAX706S在DSP系統(tǒng)中的應(yīng)用
- 對于實際的DSP應(yīng)用系統(tǒng)特別是產(chǎn)品化的DSP系統(tǒng)而言，可靠性是一個不容忽視的問題。由于DSP系統(tǒng)的時鐘頻率比較高，因此在運行時極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴重時系統(tǒng)可能會出現(xiàn)死機。為了克服這種情況，除了在軟件上作一些保護措施外，硬件上也必須作相應(yīng)的處理。硬件上最有效的保護措施就是采用具有監(jiān)視(Watchdog)功能的自動復位電路。各大公司生產(chǎn)了多種微處理器監(jiān)控器，用來監(jiān)測微處理器的運行狀態(tài)，一旦微處理器失控就強行復位微處理器，引導程序重新運行。
- 關(guān)鍵字： MAX706S DSP 監(jiān)控電路
基于FPGA+DSP的智能車全景視覺系統(tǒng)
- 為實現(xiàn)智能車全景視覺系統(tǒng)的應(yīng)用研究平臺，設(shè)計了一種基于FPGA+雙DSP的實時6通道數(shù)字圖像采集與處理系統(tǒng)。該系統(tǒng)由兩片F(xiàn)PGA與兩個DSP組成。第一個FPGA進行多通道視覺圖像采集的同步控制、邏輯處理，第二片F(xiàn)PGA輔助DSP進行海量圖像數(shù)據(jù)的高速并行處理。
- 關(guān)鍵字： 全景視覺系統(tǒng) FPGA+DSP 數(shù)字圖像采集與處理系統(tǒng)
基于FPGA和多DSP的高速視覺測量系統(tǒng)的研究
- 針對高速視覺測量系統(tǒng)數(shù)據(jù)處理速度快、數(shù)據(jù)處理量大的特點，將FPGA技術(shù)與DSP技術(shù)相結(jié)合，研究了一種基于FPGA和多DSP的多通道并行處理的高速視覺測量系統(tǒng)。詳細介紹了FPGA技術(shù)與多DSP技術(shù)在數(shù)字圖像處理過程中的不同應(yīng)用、高速視覺測量系統(tǒng)的總體結(jié)構(gòu)以及各部分的工作原理。
- 關(guān)鍵字： 高速視覺測量系統(tǒng) DSP FPGA
基于DSP的嵌入式導航計算機系統(tǒng)中CPLD器件軟件更新的實現(xiàn)
- 針對嵌入式導航計算機系統(tǒng)中CPLD器件軟件更新需求，提出了通過串行方式基于DSP的CPLD軟件更新方案，通過DSP的I／O口模擬CPLD的JTAG時序邏輯，將由串口接收到的CPLD配置信息文件，移入到其內(nèi)部邏輯中，從而實現(xiàn)軟件更新。分析研究了實現(xiàn)該方案需解決的硬件和軟件中的關(guān)鍵問題，設(shè)計實現(xiàn)了提出的CPLD器件軟件更新方案，并在實際的導航計算機系統(tǒng)中進行了驗證和應(yīng)用。
- 關(guān)鍵字： CPLD器件軟件更新 DSP JTAG
FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：典型實例-整數(shù)DCT變換的設(shè)計與實現(xiàn)
- 本節(jié)旨在設(shè)計實現(xiàn)了視頻壓縮標準H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計技巧在算法優(yōu)化中的作用。
- 關(guān)鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264
FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：FPGA+DSP協(xié)同平臺的調(diào)試技巧和注意事項
- 作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對每個芯片進行單獨測試。這種情況下就需要避免另外一個芯片對調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
- 關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀 隔離調(diào)試
dsp-mode介紹
您好，目前還沒有人創(chuàng)建詞條dsp-mode!
歡迎您創(chuàng)建該詞條，闡述對dsp-mode的理解，并與今后在此搜索dsp-mode的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp-mode的理解，并與今后在此搜索dsp-mode的朋友們分享。 創(chuàng)建詞條
dsp-mode電路
dsp-mode相關(guān)帖子
dsp-mode資料下載
dsp-mode專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473