色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

UWB - 智能物聯(lián)的未來(lái)之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測(cè)距和雷達(dá)功能以實(shí)現(xiàn)高級(jí)IoT應(yīng)用來(lái)這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁(yè)　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會(huì)展　 EETV　百科　問(wèn)答　電路圖　工程師手冊(cè) 　 Datasheet　 100例　活動(dòng)中心　 E周刊閱讀　樣片申請(qǐng)

EEPW首頁(yè) >> 主題列表 >> fbs-pld

fbs-pld 文章進(jìn)入fbs-pld技術(shù)社區(qū)

基于SRAM的可重配置電路PLD

本文介紹了一種基于微控制器的PLD ICR控制電路，該控制電路結(jié)構(gòu)簡(jiǎn)單、占用空間小、性?xún)r(jià)比較高，適用于需要ICR功能的電子裝置中，該ICR控制電路是為配置ALTERR系列PLD器件來(lái)設(shè)計(jì)的，稍加屐也適用于XILINX公司的FPGA器件。這個(gè)配置電路的主要弱點(diǎn)在于配置速率較慢，只能適應(yīng)用于配置速率要求不高的應(yīng)用。
關(guān)鍵字： SRAM PLD 可重配置電路

PLD在顯示、汽車(chē)及便攜產(chǎn)品中開(kāi)拓新應(yīng)用

通過(guò)技術(shù)上的不斷創(chuàng)新，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門(mén)陣列）及CPLD（復(fù)雜可編程邏輯器件）產(chǎn)品正趨向更低功耗、更低成本和更高性...
關(guān)鍵字： PLD 顯示汽車(chē) 便攜產(chǎn)品

基于Matlab/Simulink的滑模軟起動(dòng)器仿真研究

摘要：隨著電動(dòng)機(jī)的廣泛使用，對(duì)電機(jī)起動(dòng)的要求越來(lái)越高，對(duì)軟起動(dòng)裝置也使用越來(lái)越多。滑模軟起動(dòng)器幾種軟起動(dòng)方...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

汽車(chē)信息娛樂(lè)應(yīng)用中PLD管理圖像數(shù)據(jù)

　信息娛樂(lè)系統(tǒng)能在幫助司機(jī)安全前往目的地的同時(shí)娛樂(lè)乘客，而且這已不再是高檔車(chē)輛的專(zhuān)利：現(xiàn)在新興的汽車(chē)輔助駕駛系統(tǒng)正進(jìn)入主流市場(chǎng)。前面的液晶顯示器需要?jiǎng)討B(tài)地從GPS顯示器切換到許多攝相機(jī)中的一個(gè)，甚至是由車(chē)
關(guān)鍵字： PLD 汽車(chē)信息娛樂(lè) 圖像數(shù)據(jù)

基于PLD的嵌入式系統(tǒng)外存模塊設(shè)計(jì)

基于PLD的嵌入式系統(tǒng)外存模塊設(shè)計(jì),摘要：以MCS-96系列單片機(jī)為例，介紹了一種采用可編程邏輯器件(PLD)的存儲(chǔ)器模塊的設(shè)計(jì)方案，該模塊包含了Flash閃存和RAM。提出了一種方便的存儲(chǔ)器擴(kuò)展方法，該方法有效地解決了嵌入式系統(tǒng)尤其是數(shù)據(jù)采集、存儲(chǔ)等系統(tǒng)
關(guān)鍵字：模塊設(shè)計(jì) 系統(tǒng) 嵌入式 PLD 基于

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL,HDL概述　　隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前最主要的硬件描述語(yǔ)言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語(yǔ)法嚴(yán)格;而Verilog HDL是在C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬
關(guān)鍵字： verilog HDL 設(shè)計(jì) 語(yǔ)言硬件 PLD/FPGA

FPGA基礎(chǔ)入門(mén)（二）

很多兄弟對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

基于CPLD設(shè)計(jì)的電器定時(shí)開(kāi)關(guān)控制系統(tǒng)

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

利用CPLD來(lái)替代微控制器的6種方法

引言如果告訴便攜式電子設(shè)計(jì)人員有一種低功耗數(shù)字器件能使他們利用軟件程序來(lái)重新配置硬件工作，他們中的十個(gè)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

我學(xué)習(xí)FPGA的總結(jié)

閱讀本文的人群：熟悉數(shù)字電路基本知識(shí)（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語(yǔ)言，對(duì)FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

verilog中阻塞賦值和非阻塞復(fù)制的理解

阻塞和非阻塞語(yǔ)句作為verilogHDL語(yǔ)言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

選擇VHDL或者verilog HDL還是System Verilog？

硬件描述語(yǔ)言HDL（HardwareDescribeLanguage）HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

系統(tǒng)級(jí)芯片設(shè)計(jì)語(yǔ)言和驗(yàn)證語(yǔ)言的發(fā)展

作者：韓俊剛時(shí)間：2006-02-1117:08:15來(lái)自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡(jiǎn)介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

FPGA設(shè)計(jì)中關(guān)鍵問(wèn)題的研究

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

讓Verilog仿真狀態(tài)機(jī)時(shí)可以顯示狀態(tài)名

Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機(jī)編碼時(shí)，通常使用parameter對(duì)狀態(tài)名進(jìn)行定義，這樣寫(xiě)Case語(yǔ)句的時(shí)候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

共154條 6/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

fbs-pld介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fbs-pld!
歡迎您創(chuàng)建該詞條，闡述對(duì)fbs-pld的理解，并與今后在此搜索fbs-pld的朋友們分享。創(chuàng)建詞條

fbs-pld電路

基于CPLD的FPGA從并快速加載方案
基于CPLD的系統(tǒng)硬件看門(mén)狗設(shè)計(jì)
基于DSP+CPLD的伺服控制卡的設(shè)計(jì)
分布式PLD解決方案可降低服務(wù)器成本并提升靈活性

fbs-pld資料下載

MachXO3StarterKitUsersGuideEB95.pdf
20150603102240239.pdf
基于可編程邏輯器件PLD的數(shù)字電路設(shè)計(jì)方案
Design @Machxo2 speed
【應(yīng)用筆記】使用Altera的PLD實(shí)現(xiàn)多協(xié)議標(biāo)簽切換(Implementing Multiprotocol Label Switching with Altera PLDs)
【應(yīng)用筆記】使用Altera的高密度BGA封裝器件進(jìn)行設(shè)計(jì)(Designing With High-Density BGA Packages for Altera Devices)
【應(yīng)用筆記】AN307:Xilinx用戶(hù)的Altera設(shè)計(jì)流程(AN 307: Altera Design Flow for Xilinx Users)
【應(yīng)用筆記】一種PLD JTAG配置的嵌入式解決方案—JRunner驅(qū)動(dòng)軟件(The JRunner Software Driver:An Embedded Solution for PLD JTAG Configuration)

熱門(mén)主題

FBS-PLD 樹(shù)莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司

京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<input id="oigqe"></input>

<input id="oigqe"><wbr id="oigqe"></wbr></input>