色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

    

      

          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊 　
		Datasheet　
		100例 　
		活動中心　 
		E周刊閱讀 　
		樣片申請
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	fifo
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
          
                    
          基于Verilog HDL語言的32X8 FIFO設(shè)計
          
                                                            
            
                    	
          • 摘要:介紹了FIFO的基本概念、設(shè)計方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲器的交替讀、寫機(jī)制,實現(xiàn)了FIFO的基本功能,同時使本32X8 FIFO擁有可同時讀、寫的能力,完全基于Verilog HDL語言實現(xiàn)了電路功能
            • 
                    	                        
          • 關(guān)鍵字：
                        Verilog  32X8  FIFO  HDL                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          有名管道（FIFO）的用法
          
                                                            
            
                    	
          • 有名管道（FIFO）的用法,有名管道又稱為FIFO，是進(jìn)程間通信的一種方式。FIFO具有以下特點：1.全雙工的通信模式，數(shù)據(jù)先進(jìn)先出;2.可以用于任意的進(jìn)程之間，通過指定相同的管道文件進(jìn)行通信;3.文件名存在文件系統(tǒng)中，而管道中的內(nèi)容存在于內(nèi)存
            • 
                    	                        
          • 關(guān)鍵字：
                        用法  FIFO  管道  有名                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于簡單的FIFO提供數(shù)據(jù)寬度轉(zhuǎn)換
          
                                                            
            
                    	
          • 許多設(shè)計需要FIFO彈性緩沖器，在不同時鐘速率的次系統(tǒng)和通道的需求中形成橋梁。然而，在某些應(yīng)用中，需要FIFO緩沖器實現(xiàn)數(shù)據(jù)轉(zhuǎn)換。一個例子是，通過FIFO緩沖器，將8位ADC連接到16位數(shù)據(jù)總線的微處理器(圖1)。不幸地，
            • 
                    	                        
          • 關(guān)鍵字：
                        FIFO  數(shù)據(jù)  轉(zhuǎn)換                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于LabVIEW FPGA模塊的FIFO深度設(shè)定實現(xiàn)
          
                                                            
            
                    	
          • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
            • 
                    	                        
          • 關(guān)鍵字：
                        LabVIEW  FPGA  FIFO  模塊                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于LabVIEW的FPGA模塊FIFO深度設(shè)定實現(xiàn)
          
                                                            
            
                    	
          • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
            • 
                    	                        
          • 關(guān)鍵字：
                        LabVIEW  FPGA  FIFO  模塊                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          在FPGA中基于信元的FIFO設(shè)計方法
          
                                                            
            
                    	
          • 設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件成本?！　〈藭r，需要進(jìn)行自行FIFO設(shè)計。本
            • 
                    	                        
          • 關(guān)鍵字：
                        FPGA  FIFO  信元  設(shè)計方法                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FIFO芯片IDT72V3680概述及應(yīng)用
          
                                                            
                                        
            
                    	
          • FIFO芯片IDT72V3680概述及應(yīng)用,1 FIFO概述 　　FIFO芯片是一種具有存儲功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來實現(xiàn)其功能。FIFO的接口信號包括異步寫時鐘（wr-clk）和讀時鐘（rd-clk）、與
            • 
                    	                        
          • 關(guān)鍵字：
                        應(yīng)用  概述  IDT72V3680  芯片  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          用FIFO實現(xiàn)高速模數(shù)轉(zhuǎn)換器與TMS320C6000系列DSP的接口
          
                                                            
            
                    	
          • 摘要：說明了如何使用CY7C4265-10ACFIFO來實現(xiàn)TMS320C6205與AD904AST模數(shù)轉(zhuǎn)換器的接口，詳細(xì)介紹了TMS320C6205...
            • 
                    	                        
          • 關(guān)鍵字：
                        FIFO  TMS320C6000  接口時序                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          FIFO芯片和單片機(jī)實現(xiàn)的圖像采集系統(tǒng)
          
                                                            
            
                    	
          • 摘要：基于FIFO芯片AL422B，以飛思卡爾16位單片機(jī)MC9S12DG128為核心，采集攝像頭芯片OV7670的圖像信息，設(shè)計出以低速率的單片機(jī)采集高速率圖像的圖像采集系統(tǒng)。系統(tǒng)采用單片機(jī)控制FIFO芯片，先由FIFO實時讀取攝像頭芯
            • 
                    	                        
          • 關(guān)鍵字：
                        采集  系統(tǒng)  圖像  實現(xiàn)  芯片  單片機(jī)  FIFO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于WinCE系統(tǒng)的FIFO數(shù)據(jù)傳輸程序設(shè)計
          
                                                            
            
                    	
          • 1.引言在嵌入式系統(tǒng)特別是數(shù)據(jù)采集系統(tǒng)中，實時性至關(guān)重要，它不僅要求嵌入式微處理器能快速作出響應(yīng)，還要求嵌入式系統(tǒng)能及時處理數(shù)據(jù)[1]。在本文設(shè)計的數(shù)據(jù)采集系統(tǒng)中，如采用常規(guī)方法傳輸數(shù)據(jù)，當(dāng)采集數(shù)據(jù)的速度較
            • 
                    	                        
          • 關(guān)鍵字：
                        數(shù)據(jù)傳輸  程序設(shè)計  FIFO  系統(tǒng)  WinCE  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FIFO實現(xiàn)DSP間的雙向并行異步通訊
          
                                                            
            
                    	
          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 
                    	                        
          • 關(guān)鍵字：
                        FIFO  DSP  雙向并行  異步通訊                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于fifo存儲器的聲發(fā)射信號的數(shù)據(jù)傳輸及存儲方案介紹
          
                                                            
                                        
            
                    	
          • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實時接收和采集來自于材料缺陷的聲發(fā)射信號，進(jìn)而通過對
            • 
                    	                        
          • 關(guān)鍵字：
                        存儲  方案  介紹  數(shù)據(jù)傳輸  信號  fifo  存儲器  發(fā)射  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于DSP的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計
          
                                                            
            
                    	
          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 
                    	                        
          • 關(guān)鍵字：
                        DSP  FIFO  數(shù)據(jù)傳輸                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用
          
                                                            
                                        
            
                    	
          • 高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量高速采集系統(tǒng)項目的開發(fā)過程中，F(xiàn)PGA作為可編程邏輯器件，設(shè)計靈活、可操作性
            • 
                    	                        
          • 關(guān)鍵字：
                        系統(tǒng)  應(yīng)用  數(shù)據(jù)采集  電路  FIFO  高速                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于FPGA的高速異步FIFO的設(shè)計與實現(xiàn)
          
                                                            
                                        
            
                    	
          • 基于FPGA的高速異步FIFO的設(shè)計與實現(xiàn),引言 　　現(xiàn)代集成電路芯片中，隨著設(shè)計規(guī)模的不斷擴(kuò)大．一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是，如何設(shè)計異步時鐘之間的接口電路。異步FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解
            • 
                    	                        
          • 關(guān)鍵字：
                        設(shè)計  實現(xiàn)  FIFO  異步  FPGA  高速  基于                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共124條
	4/9		|‹
			«
														1																2																3																4																5																6																7																8																9							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          fifo介紹
          
      			
          
		      	
          
		      			      			      	采用FIFO方式時，信息被以所收到的次序進(jìn)行傳輸。
表示信息存儲的一種數(shù)據(jù)結(jié)構(gòu)，含義是先進(jìn)入的對象先取出。隊列（Queue ）就是基于這種性質(zhì)實現(xiàn)的。
FIFO( First In First Out)簡單說就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采		      	[ 查看詳細(xì) ]
		      			      	
          
    		
          
  		
          
  		  		  		  		
  		  		  		
  		  		  		
  		        		  		
  		  		
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473