fir 文章進(jìn)入fir技術(shù)社區(qū)

基于DSP Builder的16階FIR濾波器實(shí)現(xiàn)

現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件廣泛用于數(shù)字信號(hào)處理領(lǐng)域．而使用VHDL或VerilogHDL語(yǔ)言進(jìn)行設(shè)計(jì)的難度較大。提出一種采用DSP Builder實(shí)現(xiàn)FIR濾波器的設(shè)計(jì)方案，按照Matlab／Simulink／DSP Builder／Modelsim／QuartusⅡ的設(shè)計(jì)流程，設(shè)計(jì)一個(gè)16階的FIR低通濾波器，并完成了軟硬件的仿真與驗(yàn)證。結(jié)果表明，該方法簡(jiǎn)單易行，可滿足設(shè)計(jì)要求，它驗(yàn)證了采用DSP Builder實(shí)現(xiàn)濾波器設(shè)計(jì)的獨(dú)特優(yōu)勢(shì)。
關(guān)鍵字： Builder DSP FIR 濾波器

FIR帶通濾波器的FPGA實(shí)現(xiàn)

為設(shè)計(jì)一個(gè)項(xiàng)目可用的FIR數(shù)字帶通濾波器，采用Matlab／Simulink軟件中DSPBulider強(qiáng)大的算法模塊設(shè)計(jì)工具，結(jié)合Altera公司的FPGA開(kāi)發(fā)板實(shí)現(xiàn)FIR數(shù)字帶通濾波器的系統(tǒng)集成、RTL級(jí)仿真、綜合編譯、下載等設(shè)計(jì)流程，并對(duì)正弦信號(hào)進(jìn)行濾波，結(jié)果下載到開(kāi)發(fā)板上用示波器觀測(cè)，達(dá)到了預(yù)期的濾波效果和目的。基于DSPBuilder完成系統(tǒng)建模，省去了復(fù)雜的VHDL編程，還可針對(duì)具體模塊進(jìn)行參數(shù)設(shè)置從而適應(yīng)不同的濾波需求。該方法實(shí)現(xiàn)簡(jiǎn)單、可靠，還可類(lèi)推實(shí)現(xiàn)其他復(fù)雜的嵌入式系統(tǒng)設(shè)計(jì)。
關(guān)鍵字： FPGA FIR 帶通濾波器

基于PSO的FIR數(shù)字濾波器設(shè)計(jì)

有限沖激響應(yīng)(FIR)數(shù)字濾波器的設(shè)計(jì)實(shí)質(zhì)是一個(gè)多參數(shù)優(yōu)化的問(wèn)題，而傳統(tǒng)的一些優(yōu)化設(shè)計(jì)方法，如遺傳算法、神經(jīng)網(wǎng)絡(luò)法等，存在算法復(fù)雜，收斂速度慢，效果不明顯等缺點(diǎn)。提出一種改進(jìn)粒子群優(yōu)化算法(IMPSO)的FIR數(shù)字濾波器設(shè)計(jì)。該方法首先根據(jù)粒子聚合度情況引入變異思想，克服PSO算法容易早熟的毛病，對(duì)算法進(jìn)行改進(jìn)，然后利用改進(jìn)的IMPSO搜索濾波器參數(shù)的最優(yōu)解，對(duì)FIR濾波器進(jìn)行優(yōu)化設(shè)計(jì)。實(shí)例設(shè)計(jì)FIR數(shù)字低通、帶通濾波器，仿真結(jié)果表明，該方法具有算法簡(jiǎn)單，收斂速度快，魯棒性好等優(yōu)點(diǎn)。
關(guān)鍵字： PSO FIR 數(shù)字濾波器設(shè)計(jì)

基于56F8O13 DSP的FIR濾波器設(shè)計(jì)

0 引言
數(shù)字濾波器是一種用來(lái)過(guò)濾時(shí)間離散信號(hào)的數(shù)字系統(tǒng)，通過(guò)對(duì)抽樣數(shù)據(jù)進(jìn)行數(shù)學(xué)處理來(lái)達(dá)到頻域。濾波的目的。根據(jù)其單位沖激響應(yīng)函數(shù)的時(shí)域特性可分為兩類(lèi)：無(wú)限沖激響應(yīng)(IIR)濾波器和有限沖激響應(yīng)(FIR)濾波
關(guān)鍵字： 56F8O13 DSP FIR 濾波器設(shè)計(jì)

用CPLD實(shí)現(xiàn)FIR數(shù)字濾波器的設(shè)計(jì)

介紹了一種利用ALTERA公司的復(fù)雜可編程邏輯器件（CPLD）快速卷積法實(shí)現(xiàn)數(shù)字濾波器的設(shè)計(jì)。
關(guān)鍵字： CPLD FIR 數(shù)字濾波器

基于模擬退火神經(jīng)網(wǎng)絡(luò)的I型FIR數(shù)字濾波器設(shè)計(jì)

摘要：提出一種基于模擬退火神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)FIR數(shù)字濾波器的方法，是對(duì)用神經(jīng)網(wǎng)絡(luò)設(shè)計(jì)方法的一種改進(jìn)。由于線性相位FIR數(shù)字濾波器的幅頻特性是有限項(xiàng)的傅里葉級(jí)數(shù)，因此構(gòu)造了一個(gè)三層余弦基神經(jīng)網(wǎng)絡(luò)模型，并用模擬退火
關(guān)鍵字： FIR 模擬退火濾波器設(shè)計(jì) 神經(jīng)網(wǎng)絡(luò)

基于全相位幅頻特性補(bǔ)償?shù)腇IR濾波器設(shè)計(jì)

提出一種基于全相位幅頻特性補(bǔ)償?shù)腇IR濾波器設(shè)計(jì)算法，此方法可通過(guò)設(shè)置頻移參數(shù)λ來(lái)控制邊界頻率。該方法采用了偶對(duì)稱的頻率采樣模式，對(duì)兩個(gè)子濾波器作了反向的相移處理，另外還構(gòu)造了一全相位單窗濾波器用于幅頻特性補(bǔ)償，再將此補(bǔ)償濾波器和各子濾波器進(jìn)行組合即可形成各種低通、高通、帶通、陷波類(lèi)型的濾波器。
關(guān)鍵字： FIR 相位補(bǔ)償濾波器設(shè)計(jì)

FPGA實(shí)現(xiàn)FIR抽取濾波器的設(shè)計(jì)

摘要：采用基于分布式算法思想的方法來(lái)設(shè)計(jì)FIR濾波器，利用FDAt001設(shè)計(jì)系統(tǒng)參數(shù)，計(jì)算濾波器系數(shù)，同時(shí)為了要滿足系統(tǒng)要求考慮系數(shù)的位數(shù)。根據(jù)FIR數(shù)字濾波器結(jié)構(gòu)，對(duì)FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法進(jìn)行分析。
關(guān)鍵詞
關(guān)鍵字： FPGA FIR 抽取濾波器

一種基于FPGA并行流水線的FIR濾波器設(shè)計(jì)方案

1 Fir濾波器原理
有限沖激響應(yīng)(FIR)數(shù)字濾波器和無(wú)限沖激響應(yīng)(IIR)數(shù)字濾波器廣泛應(yīng)用于數(shù)字信號(hào)處理系統(tǒng)中。IIR數(shù)字濾波器方便簡(jiǎn)單，但它相位的非線性，要求采用全通網(wǎng)絡(luò)進(jìn)行相位校正，且穩(wěn)定性難以保障。FIR濾
關(guān)鍵字： FPGA FIR 并行流水線

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計(jì)思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實(shí)現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計(jì)及實(shí)現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
關(guān)鍵字： Matlab FPGA FIR 數(shù)字

不同階數(shù)的FIR數(shù)字濾波器的DSP設(shè)計(jì)實(shí)現(xiàn)

FIR濾波器的結(jié)構(gòu)主要是非遞歸結(jié)構(gòu)，沒(méi)有輸出到輸入的反饋。并且FIR濾波器很容易獲得嚴(yán)格的線性相位特性，避免...
關(guān)鍵字： FIR 數(shù)字濾波器 DSP

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

數(shù)字濾波作為數(shù)字信號(hào)處理技術(shù)的重要組成部分，廣泛應(yīng)用于信號(hào)分離、恢復(fù)、整形等場(chǎng)合。FIR濾波器因其嚴(yán)格的線性相位特性而應(yīng)用廣泛，通過(guò)系統(tǒng)研究數(shù)字濾波器的基本理論及基于FPGA的實(shí)現(xiàn)方法。給出利用MATLAB仿真軟件設(shè)計(jì)出符合要求的數(shù)字濾波器并對(duì)其進(jìn)行仿真驗(yàn)證。
關(guān)鍵字： FPGA FIR 數(shù)字濾波器設(shè)計(jì)

基于DSP Builder的FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA FIR QuartusⅡ

基于DSP Builder的14階FIR濾波器的設(shè)計(jì)

數(shù)字濾波器在數(shù)字信號(hào)處理的各種應(yīng)用中發(fā)揮著十分重要的作用，他是通過(guò)對(duì)采樣數(shù)據(jù)信號(hào)進(jìn)行數(shù)學(xué)運(yùn)算處理來(lái)達(dá)到頻域?yàn)V波的目的。數(shù)字濾波器既可以是有限長(zhǎng)單脈沖響應(yīng)(FIR)濾波器也可以是無(wú)限長(zhǎng)單脈沖響應(yīng)(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開(kāi)發(fā)軟件的DSP開(kāi)發(fā)工具。在DSP
關(guān)鍵字：濾波器設(shè)計(jì) FIR Builder DSP 基于

基于脈動(dòng)陣列的FIR濾波器設(shè)計(jì)

　　1引言　　有限長(zhǎng)沖激響應(yīng)(FIR)濾波器在數(shù)字信號(hào)處理中是一種基本的處理單元。無(wú)限長(zhǎng)單位沖激響應(yīng)(IIR)數(shù)字濾波器的優(yōu)點(diǎn)是可以利用模擬濾波器設(shè)計(jì)的結(jié)果，但其缺點(diǎn)是不具有線性相位性。圖像處理以及數(shù)據(jù)傳輸都要求信道具有線性相位特性，F(xiàn)IR濾波器可以做成嚴(yán)格的線性相位，避免被處理信號(hào)產(chǎn)生相位失真，還可以具有任意的幅度特性。此外，F(xiàn)IR濾波器的單位沖激響應(yīng)是有限長(zhǎng)的，因而濾波器一定是穩(wěn)定的。　　在數(shù)字濾波器的研究中，已經(jīng)提出多種FIR濾波器的設(shè)計(jì)和實(shí)現(xiàn)方法，如并行結(jié)構(gòu)、流水線結(jié)構(gòu)、分布式結(jié)構(gòu)等[1
關(guān)鍵字：有限長(zhǎng)沖激響應(yīng) FIR 濾波器 MCU和嵌入式微處理器