隨著電池供電和功率敏感應用的急劇增長刺激了全球對低功耗半導體的需求，設計人員正逐漸發(fā)現需要采用低功耗可重編程解決方案來適應不斷演進的標準和技術；加快上市速度，并提供下一代前沿硅解決方案所需的封裝和功耗性能。對于當前采用可編程邏輯技術的設計人員來說，確定哪一種是最佳器件主要取決于功耗、性能、邏輯和I/O數量等設計約束。
關鍵字：
FPGA
摘 要：GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統。根據GMSK調制的特點，提出亍一種以FPGA和CMX589A為硬件裁體的GMSK調制器的設計方案，并給出
關鍵字：
設計 實現 調制器 GMSK FPGA CMX589A 基于
2009年4月2號，北京——Altera公司今天宣布，其40-nm Stratix IV GX FPGA符合PCI Express (PCIe) 2.0版標準要求，在寬帶應用中為用戶提供全面的PCIe解決方案。器件成功通過了PCI-SIG兼容性實驗室測試，現已名列PCI-SIG整合組建廠商名單中。Stratix IV GX FPGA符合端點應用中x8通路配置的PCIe 1.1和PCIe 2.0標準。現在已經開始發(fā)售帶有PCIe 2.0硬核知識產權(IP)模塊的Stratix I
關鍵字：
Altera FPGA PCIe 收發(fā)器
由于臺積電包括手機、無線、繪圖與FPGA(Field Programmable Gate Array)等4大主要芯片客戶，全數增加第2季訂單量，使得臺積電凍結已久的設備采購規(guī)畫，終于在近日解凍!臺積電近期大手筆耗資逾新臺幣50億元，向設備原廠添購新設備，估計約占2009年資本支出10分之1。此外，臺積電繼向茂德采購設備之后，近期傳出將二手設備采購焦點轉向力晶，不過，臺積電及力晶均澄清并無此事。
臺積電大客戶包括恩威迪亞(NVIDIA)、博通(Broadcom)、高通(Qualcomm)及Alte
關鍵字：
臺積電 FPGA 芯片
中國上海，2009年3月31日——ARM公司(倫敦證交所：ARM;納斯達克：ARMH)近日在于美國加州圣何塞舉行的嵌入式系統大會(ESC)上發(fā)布了Keil™ 微控制器樣機系統(MPS: Microcontroller Prototyping System)，能夠對單一產品中的ARM® Cortex™-M系列處理器以及用戶定義的外設進行評估和樣機建立。Keil MPS是首個包含了全速的、FPGA形式的Cortex-M0或Cortex-M3處理器的樣
關鍵字：
ARM FPGA 處理器
分析了與標準805l MCU兼容的MC805l IP核結構原理與設計層次，詳細論述了MC8051 IP核的FPGA實現與應用方法。通過試驗驗證，其性能比標準8051 MCU高，方便與系統其他模塊的集成。在各種嵌入式系統和片上系統中使用該IP核具有重要意義。
關鍵字：
8051 FPGA MC IP核
2009年3月31號，北京——Altera公司(NASDAQ: ALTR)今天宣布，Altera公司于2009年3月10日在天津大學成立EDA/SOPC聯合實驗室。這是Altera自2004年3月在中國電子科技大學成立首個EDA/SOPC聯合實驗室以來的國內第60所聯合實驗室和培訓中心。該實驗室將為數字邏輯電路、硬件描述語言、微機原理、電視原理、現代數字系統設計等本科或研究生課程的實驗教學以及電子類課程設計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學
關鍵字：
Altera FPGA SOPC
0 引言
關鍵字：
FPGA 高速數據 采集 存儲系統
O 引言
關鍵字：
144C T144 FPGA 144
1 Fir濾波器原理
關鍵字：
FPGA FIR 并行 流水線
摘要：基于FIR數字濾波器的原理和層次化、模塊化設計思想，結合Altera公司的CycloneII系列FPGA芯片，提出了FIR數字濾波器的實現硬件方案，給出了采用Matlab、QuartusⅡ設計及實現32階低通FIR濾波器的方法步驟，仿真及
關鍵字：
Matlab FPGA FIR 數字
Altera公司今天宣布，Altera公司于2009年3月10日在天津大學成立EDA/SOPC聯合實驗室。這是Altera自2004年3月在中國電子科技大學成立首個EDA/SOPC聯合實驗室以來的國內第60所聯合實驗室和培訓中心。該實驗室將為數字邏輯電路、硬件描述語言、微機原理、電視原理、現代數字系統設計等本科或研究生課程的實驗教學以及電子類課程設計提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學電子工程類專業(yè)本科和研究生教育階段的實驗平臺。
作為全球領先的可編程邏輯器件
關鍵字：
Altera FPGA SOPC
在高速圖像采集系統中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統的瓶頸。本系統采用FPGA+RAM+USB的設計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設計，增加了模塊之間的獨立性，降低了控制的復雜度；USB設計在實現高速率數據傳輸的同時又具有低成本、易安裝等優(yōu)點。
關鍵字：
FPGA 高速圖像采集 系統設計
fpga ip介紹
您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473