色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga+arm

          基于Kinetis微控制器的三相電表設(shè)計

          •   1 概述   目前,高效能源管理和輸配電方面存在各種挑戰(zhàn),而嵌入式控制和集成連接功能將成為未來智能電網(wǎng)成功的關(guān)鍵,而智能三相電表是智能電網(wǎng)的終端環(huán)節(jié)和最重要的基本構(gòu)建。   飛思卡爾三相電表方案按照中國電網(wǎng)標準GB/T 17215.322-2008/ IEC 62053-22:2003設(shè)計。方案采用飛思卡爾最新的基于ARM Cortex-M0+ 內(nèi)核44引腳的Kinetis M系列,KM14作為計量芯片,其基于ARM Cortex-M0+ 內(nèi)核100引腳的Kinetis L系列,KL36作為系統(tǒng)芯
          • 關(guān)鍵字: 飛思卡爾  ARM  MCU  嵌入式  KM14  201501  

          【從零開始走進FPGA】創(chuàng)造平臺——Quartus II 11.0 套件安裝指南

          •   一、Altera Quartus II 11.0套件介紹   所謂巧婦難為無米之炊,再強的軟硬件功底,再多的思維創(chuàng)造力,沒有軟件的平臺,也只是徒勞。因此,一切創(chuàng)造的平臺——Quartus II 軟件安裝,由零開啟的世界,便從此開始。   自從Bingo 2009年開始接觸FPGA,Quartus II 版本的軟件從n年前的5.1版本到今天的最新發(fā)布的11.0,都使用過;當然對于軟件核心構(gòu)架而言,萬變不離其宗。雖然多多少少有點bug,但這10多個版本發(fā)展到了現(xiàn)在,能看到Alt
          • 關(guān)鍵字: FPGA  Quartus II   

          零基礎(chǔ)學(xué)FPGA(七)淺談狀態(tài)機

          •   今天我們來寫狀態(tài)機。   關(guān)于狀態(tài)機呢,想必大家應(yīng)該都接觸過,通俗的講就是數(shù)電里我們學(xué)的狀態(tài)轉(zhuǎn)換圖。狀態(tài)機分為兩中類型,一種叫Mealy型,一種叫Moore型。前者就是說時序邏輯的輸出不僅取決于當前的狀態(tài),還取決于輸入,而后者就是時序邏輯的輸出僅僅取決于當前的狀態(tài)。下面兩個圖分別表示兩種不同的狀態(tài)機。    ?    ?   下面我們就通過代碼來寫一下狀態(tài)機,以下面的狀態(tài)轉(zhuǎn)換圖為例    ?   首先,是一種典型的狀態(tài)機寫法,這種寫法我們稱為
          • 關(guān)鍵字: FPGA  狀態(tài)機  Mealy  Moore  

          零基礎(chǔ)學(xué)FPGA(六)今天講習(xí)題

          •   習(xí)題呢,來自夏雨聞老師的那本教材,就挑幾個感覺自己做著有點難度的寫寫吧    ?   這個題呢剛開始我是沒看明白,記得書上只講了我們習(xí)慣上的用法,這種用法我是沒見過,問了下別人才知道,Verilog中一般是左高右低。第一個沒問題,第二個,input [0:2] IP,習(xí)慣上我們這樣寫 input [2:0] IP,這里兩個是等價的,即表示第0 .1 .2 三位。第三個,wire [16:23] A,也是,左高右低,表示第16.17.....22. 23位,左高右低就這樣記就好了。
          • 關(guān)鍵字: FPGA  夏雨聞  寄存器  

          基于MicroBlaze軟核的FPGA片上系統(tǒng)設(shè)計

          •   Xilinx公司的MicroBlaze 32位軟處理器核是支持CoreConnect總線的標準外設(shè)集合。MicroBlaze處理器運行在150MHz時鐘下,可提供125 D-MIPS的性能,非常適合設(shè)計針對網(wǎng)絡(luò)、電信、數(shù)據(jù)通信和消費市場的復(fù)雜嵌入式系統(tǒng)。   1 MicroBlaze的體系結(jié)構(gòu)   MicroBlaze 是基于Xilinx公司FPGA的微處理器IP核,和其它外設(shè)IP核一起,可以完成可編程系統(tǒng)芯片(SOPC)的設(shè)計。MicroBlaze 處理器采用RISC架構(gòu)和哈佛結(jié)構(gòu)的32位指令和
          • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

          基于MicroBlaze嵌入式Web服務(wù)器設(shè)計

          •   1 引言   由于Internet技術(shù)的滲透,嵌入式系統(tǒng)正變得越來越智能化并具有越來越多的網(wǎng)絡(luò)友好特性。Web技術(shù)的飛速發(fā)展,給嵌入式系統(tǒng)進入Internet提供絕佳的途徑。在現(xiàn)場儀表和企業(yè)設(shè)備層應(yīng)用嵌入式技術(shù)是企業(yè)監(jiān)控系統(tǒng)的發(fā)展趨勢。與現(xiàn)場總線技術(shù)相比,嵌入式技術(shù)不僅為開發(fā)者提供了大量的工具和函數(shù)庫,而且減少了傳統(tǒng)的客戶端,減少了二次開發(fā)的工作量;而把嵌入式技術(shù)和Internet技術(shù)結(jié)合起來,使得整個工控網(wǎng)絡(luò)易于和Internet實現(xiàn)無縫連接;現(xiàn)在多數(shù)企業(yè)控制網(wǎng)絡(luò)是通過專用線路進行數(shù)據(jù)通信,其通信
          • 關(guān)鍵字: MicroBlaze  Xilinx  FPGA  

          基于MicroBlaze軟核的液晶驅(qū)動程序設(shè)計

          •   1 MicroBlaze的體系結(jié)構(gòu)   MicroBlaze采用功能強大的32位流水線結(jié)構(gòu),包含32個32位通用寄存器和1個可選的32位移位器,時鐘頻率可達150 MHz;在Virrex一4 FPGA上運行速率高達120 DMIPS,僅占用Virtex—II Pro FPGA中的950個邏輯單元。MicroBlaze軟核的結(jié)構(gòu)框圖如圖1所示。它具有以下基本特征:   ①32個32位通用寄存器和2個專用寄存器(程序計數(shù)器和狀態(tài)標志寄存器)。   ②32位指令系統(tǒng),支持3個操作數(shù)和2種尋
          • 關(guān)鍵字: MicroBlaze  GPIO  FPGA  

          Microblaze在RFID閱讀器的軟硬件設(shè)計中的應(yīng)用

          •   引 言   RFID 技術(shù)是從 20 世紀 80 年代走向成熟的一項自動識別技術(shù),近年來發(fā)展十分迅速。 目前,在全世界,基于 RFID 技術(shù)的電子標簽,使用已經(jīng) 非常廣泛了,這主要取決于它的特性,RFID 標簽可以使用在幾乎所有的物理對象上。RFID 技術(shù)在 工業(yè)自動化,物體跟蹤,交通運輸控制管理,防偽校園卡,電子錢包,行李標簽,收費系統(tǒng),醫(yī)用裝 置,電子物品的監(jiān)控和軍事用途等方面已經(jīng)得到了廣泛的應(yīng)用。例如第二代居民身份證,使用基于 ISO/IEC4443-B 標準的 13.56 MHz 電子標簽,
          • 關(guān)鍵字: Microblaze  RFID閱讀器  FPGA   FIFO   

          谷歌眼鏡改用英特爾芯片 ARM地位恐受影響

          •   Google計劃在2015年以英特爾(Intel)芯片取代Google Glass上的安謀(ARM)芯片,可望使英特爾成為穿戴式裝置主力芯片廠商,更顯示出英特爾新芯片效能已逐漸趕上安謀。若其他移動裝置廠商效法Google,恐憾動安謀目前在移動裝置市場的獨霸地位。   據(jù)The Motley Fool報導(dǎo),華爾街日報(WSJ)指出,Google Glass將在2015年以英特爾芯片取代原先經(jīng)安謀授權(quán)的德州儀器(TI)處理器,為市場投下震撼彈。   過去由于業(yè)界普遍認為ARM芯片成本較低且更省電,英特
          • 關(guān)鍵字: Google  英特爾  ARM  

          ARM:各廠自定物聯(lián)網(wǎng)連接協(xié)定不影響開放發(fā)展

          • 業(yè)內(nèi)普遍認為物聯(lián)網(wǎng)應(yīng)以開放架構(gòu)進行發(fā)展,但各大廠卻又各自提出不同的聯(lián)盟規(guī)范,ARM提出了自己的看法。
          • 關(guān)鍵字: ARM  物聯(lián)網(wǎng)  

          基于SOPC的通用型JTAG調(diào)試器的設(shè)計

          •   SOPC技術(shù)的發(fā)展,給仿真器指出了新的發(fā)展方向。所謂SOPC技術(shù),就是指用可編程技術(shù)將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設(shè)計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。   SOPC的可重用性是一種先進的設(shè)計思想。為了降低用戶的負擔,避免重復(fù)勞動,將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊,比如SDRAM控制器等,設(shè)計成可修改參數(shù)的模塊,用戶在設(shè)計系統(tǒng)時可以直接調(diào)用這些模塊。這些特定的功能模塊被稱為IPcore(知識產(chǎn)權(quán)核)。由于IPcore通常是很成熟的,因此降低了開發(fā)風(fēng)險。   本文利用
          • 關(guān)鍵字: SOPC  JTAG  FPGA  

          基于Flash和JTAG接口的FPGA多配置系統(tǒng)

          •   引言   針對需要切換多個FPGA配置碼流的場合, Xilinx公司提出了一種名為System ACE的解決方案,它利用CF(Compact Flash)存儲卡來替代配置用PROM,用專門的ACE控制芯片完成CF卡的讀寫,上位機軟件生成專用的ACE文件并下載到CF存儲卡中,上電后通過ACE控制芯片實現(xiàn)不同配置碼流間的切換[1]。   System ACE的解決方案需要購買CF存儲卡和專用的ACE控制芯片,增加了系統(tǒng)搭建成本和耗費了更多空間,而且該方案只能實現(xiàn)最多8個配置文件的切換,在面對更多個配置
          • 關(guān)鍵字: Flash  JTAG  FPGA  

          三駕馬車拉動移動芯片向前

          •   指令的強弱是衡量CPU性能的重要指標,從現(xiàn)階段的主流體系結(jié)構(gòu)看,指令集可分為復(fù)雜指令集(CISC)和精簡指令集(RISC)兩部分,代表架構(gòu)分別是X86、ARM和MIPS,其中CISC體系主要用于服務(wù)器、PC、網(wǎng)絡(luò)設(shè)備等高性能處理器CPU,RISC體系多用于非X86陣營的高性能微處理器CPU。   ARM架構(gòu)成為新興霸主   隨著全球芯片消費市場向移動化遷移的趨勢愈加明顯,ARM的領(lǐng)先優(yōu)勢不斷增強并逐步成為新興霸主。近幾年來,ARM授權(quán)合作企業(yè)規(guī)模和芯片出貨量持續(xù)高速增長,截至2014年第一季度,A
          • 關(guān)鍵字: ARM  MIPS  X86  

          【從零開始走進FPGA】前言:哪些人適合做FPGA開發(fā)?

          •   “FPGA目前非常火,各個高校也開了FPGA的課程,但是FPGA并不是每個人都適合,F(xiàn)PGA講究的是一個入道,入什么道,入電子設(shè)計的道,就是說,這個過程,你得從電子設(shè)計開始,然后再學(xué)FPGA,而不是先從VHDL/Verilog開始,直接跳過數(shù)電模電。這一點非常重要,這涉及到你以后的發(fā)展高度的問題。我是過來人,我深刻體會到FPGA與數(shù)電模電的基礎(chǔ)的深層次聯(lián)系。對于本科生而言,你可以把FPGA當作業(yè)余興趣,但不要把它當成今后的飯碗,你可以保持這個興趣直到研究生讀完。從我招聘的情況來看,做FPG
          • 關(guān)鍵字: FPGA  Verilog  SRAM  

          奧迪在量產(chǎn)車中選用Altera SoC FPGA,實現(xiàn)“導(dǎo)航駕駛”功能

          •   Altera公司今天宣布,奧迪的高級輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA),實現(xiàn)量產(chǎn)。奧迪是自動駕駛汽車技術(shù)的領(lǐng)先者,奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴,他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能,突出奧迪在導(dǎo)航駕駛和駐車方面的優(yōu)勢,而這些是專用標準產(chǎn)品(ASSP)解決方案無法實現(xiàn)的。   Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
          • 關(guān)鍵字: Altera  SoC  FPGA  
          共10129條 232/676 |‹ « 230 231 232 233 234 235 236 237 238 239 » ›|

          fpga+arm介紹

          您好,目前還沒有人創(chuàng)建詞條fpga+arm!
          歡迎您創(chuàng)建該詞條,闡述對fpga+arm的理解,并與今后在此搜索fpga+arm的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473