fpga+arm 文章進(jìn)入fpga+arm技術(shù)社區(qū)

高速流水線浮點(diǎn)加法器的FPGA實(shí)現(xiàn)

本工程設(shè)計(jì)完全符合IP核設(shè)計(jì)的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時(shí)序仿真等IP核設(shè)計(jì)的整個(gè)過(guò)程，電路功能正確。實(shí)際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時(shí)鐘頻率可達(dá)80MHz。雖然使用浮點(diǎn)數(shù)會(huì)導(dǎo)致舍入誤差，但這種誤差很小，可以忽略。實(shí)踐證明，本工程利用流水線結(jié)構(gòu)，方便地實(shí)現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點(diǎn)數(shù)的加法運(yùn)算，而且設(shè)計(jì)結(jié)構(gòu)合理，性能優(yōu)異，可以應(yīng)用在高速信號(hào)處理系統(tǒng)中。
關(guān)鍵字： FPGA 流水線浮點(diǎn) 加法器

介紹掃頻電路和DDS技術(shù)的原理，利用FPGA設(shè)計(jì)一個(gè)以DDS技術(shù)為基礎(chǔ)的掃頻信號(hào)源，給出用Verilog語(yǔ)言編程的實(shí)現(xiàn)方案和實(shí)現(xiàn)電路。并通過(guò)采用流水線技術(shù)提高了相位累加器的運(yùn)算速度，通過(guò)改進(jìn)ROM壓縮算法以減小存儲(chǔ)器的容量，完成了對(duì)整個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)。運(yùn)用QuartusⅡ軟件仿真驗(yàn)證了程序設(shè)計(jì)的正確性，最終在硬件電路上實(shí)現(xiàn)了該掃頻信號(hào)源。
關(guān)鍵字： FPGA 掃頻信號(hào)源

　　Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術(shù)：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術(shù)將極大的提高下一代Altera® FPGA的密度和I/O性能，并進(jìn)一步鞏固相對(duì)于ASIC和ASSP的競(jìng)爭(zhēng)優(yōu)勢(shì)。　　快速增長(zhǎng)的寬帶應(yīng)用如高清晰(HD)視頻、云計(jì)算、網(wǎng)絡(luò)數(shù)據(jù)存儲(chǔ)和移動(dòng)視頻等對(duì)基礎(chǔ)設(shè)備和最終用戶設(shè)備開發(fā)人員提出了新挑戰(zhàn)。他們?cè)鯓硬拍軌蜓杆偬岣呦到y(tǒng)帶寬，同時(shí)滿足嚴(yán)格的功耗和成本要求呢?Altera開發(fā)了最新的創(chuàng)新
關(guān)鍵字： Altera 28nm FPGA

ARM開發(fā)板上uClinux內(nèi)核移植,簡(jiǎn)述：針對(duì)“如何在以S3C44B0X為核心的ARMSYS開發(fā)板上建立uClinux內(nèi)核移植”的一個(gè)總結(jié)，其內(nèi)容包括對(duì)Bootloader的功能分析和uClinux2.4.24發(fā)行版內(nèi)核基礎(chǔ)上針對(duì)S3C44B0X開發(fā)板進(jìn)行修改的重點(diǎn)內(nèi)容的逐一列舉。2．Boo
關(guān)鍵字：移植內(nèi)核 uClinux 開發(fā) ARM

摘要：本文提出了一種基于ARM的藍(lán)牙無(wú)線數(shù)據(jù)采集系統(tǒng)。結(jié)合嵌入式技術(shù)與藍(lán)牙技術(shù)的優(yōu)勢(shì),解決了傳統(tǒng)工業(yè)現(xiàn)場(chǎng)數(shù)據(jù)采集系統(tǒng)中無(wú)法同時(shí)滿足低功耗、低價(jià)格與高性能,并受到電纜布線限制和使用不便等問(wèn)題。采用藍(lán)牙無(wú)線通信
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 數(shù)據(jù)采集實(shí)時(shí) ARM 藍(lán)牙基于

基于FPGA設(shè)計(jì)的發(fā)電機(jī)組頻率測(cè)量計(jì)，系統(tǒng)在整體上采用光電耦合器的隔離方式，提高系統(tǒng)的抗干擾能力和穩(wěn)定性。該系統(tǒng)具有線路簡(jiǎn)單可靠、通用性強(qiáng)、穩(wěn)定度高等優(yōu)點(diǎn)，可廣泛應(yīng)用于頻率電壓變換器、轉(zhuǎn)速繼電器。該設(shè)計(jì)的FPGA數(shù)字系統(tǒng)部分使用Verilog HDL語(yǔ)言，給出核心程序，并可以通過(guò)Verilog HDL語(yǔ)言的綜合工具進(jìn)行相應(yīng)硬件電路的生成，具有傳統(tǒng)邏輯設(shè)計(jì)方法所無(wú)法比擬的優(yōu)越性。經(jīng)過(guò)仿真后，驗(yàn)證設(shè)計(jì)是成功的, 達(dá)到預(yù)期結(jié)果。同時(shí)這種方法設(shè)計(jì)的數(shù)字電子系統(tǒng)可移植性強(qiáng)、可更改性好。如果需要的頻率測(cè)量范圍需要擴(kuò)
關(guān)鍵字： FPGA 發(fā)電機(jī)組測(cè)量計(jì) 頻率

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)近日推出一款全新的消費(fèi)視頻增強(qiáng)參考設(shè)計(jì)。該款參考設(shè)計(jì)基于一個(gè)低成本的Xilinx Spartan現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA) 并結(jié)合先進(jìn)的數(shù)字視頻算法，可大大加快高清數(shù)字電視的“即插即用”的設(shè)計(jì)步伐。　　該款參考設(shè)計(jì)是賽靈思與世界著名的數(shù)字處理IC與IP廠商Vestek 電子研發(fā)公司共同開發(fā)的成果。隨著這款現(xiàn)成的、功能完整的設(shè)計(jì)解決方案的供貨上市，數(shù)字電視OEM廠商在大批量市場(chǎng)中可以更加輕松地利用圖像質(zhì)
關(guān)鍵字： Xilinx Spartan FPGA