fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

Tensilica和Tallika推出安全SoC FPGA平臺(tái)

Tensilica公司和Tallika公司日前共同發(fā)布基于Tensilica公司Xtensa處理器IP核的可配置安全SoCFPGA/ASIC平臺(tái)。該完全經(jīng)過(guò)驗(yàn)證和硅驗(yàn)證的硬件/軟件平臺(tái)對(duì)于任意一個(gè)需要完整RSA實(shí)現(xiàn)方案(包括加密、解密、密鑰對(duì)生成加速)和/或集成了硬件安全功能的SoC設(shè)計(jì)團(tuán)隊(duì)而言皆是理想選擇。 Tallika安全解決方案包括一顆Tensilica帶有32位AHB/APB骨干總線的Xtensa處理器IP核以及Tallika公司基于鏈表結(jié)構(gòu)的DMA控制器，后者集成了其安全I(xiàn)P核模塊
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Tensilica Tallika FPGA

基于DSP的Max-Log-MAP算法實(shí)現(xiàn)與優(yōu)化

本文基于TMS320C6000系列DSP芯片討論了Max-Log-MAP算法的實(shí)現(xiàn)與優(yōu)化。
關(guān)鍵字：實(shí)現(xiàn) 優(yōu)化算法 Max-Log-MAP DSP 基于

基于DSP的快速以太網(wǎng)通信技術(shù)研究

關(guān)鍵字：通信技術(shù) 研究以太網(wǎng) 快速 DSP 基于

圖像采集壓縮SOC系統(tǒng)在FPGA中的實(shí)現(xiàn)

關(guān)鍵字： FPGA 實(shí)現(xiàn) 系統(tǒng) SOC 采集壓縮圖像

把大學(xué)作為推廣普及FPGA之源

當(dāng)ASIC越來(lái)越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對(duì)低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場(chǎng)，越來(lái)越多的設(shè)計(jì)者將重心轉(zhuǎn)向FPGA，這其中包括很多ASIC設(shè)計(jì)工程師。FPGA對(duì)于初創(chuàng)型的公司是一個(gè)非常理想的選擇，從新產(chǎn)品研制的原型到樣機(jī)的設(shè)計(jì)，采用FPGA可以大大加速新產(chǎn)品設(shè)計(jì)和創(chuàng)新的進(jìn)程。此外，最重要的原因是每一年FPGA的價(jià)格會(huì)明顯下降，包括它的設(shè)計(jì)軟件和它的應(yīng)用性都是比傳統(tǒng)的ASIC設(shè)計(jì)要便宜很多。對(duì)于Xilinx這樣的FPGA領(lǐng)導(dǎo)廠商來(lái)說(shuō)，僅僅推廣產(chǎn)品是遠(yuǎn)遠(yuǎn)不夠的，普及FPGA技術(shù)與
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0709_A 雜志_高校園地 FPGA MCU和嵌入式微處理器

采用集成DSP與微處理器內(nèi)核的嵌入式應(yīng)用

嵌入式應(yīng)用包括信號(hào)處理算法與控制算法，在多種實(shí)時(shí)嵌入式系統(tǒng)中，這兩種算法共同執(zhí)行必需的功能，因此我們應(yīng)了解控制算法與數(shù)字信號(hào)處理器 (DSP) 算法是如何實(shí)現(xiàn)互操作性的。在手機(jī)和 MP3 播放器等應(yīng)用中，要解決上述互操作性問(wèn)題，傳統(tǒng)做法是分別用 RISC 處理器和DSP來(lái)處理控制算法與信號(hào)處理算法。例如，在手機(jī)中，信號(hào)處理功能負(fù)責(zé)處理音視頻應(yīng)用中的回聲消除與編解碼工作。由于DSP 架構(gòu)是專門設(shè)計(jì)用于執(zhí)行信號(hào)處理算法的，因此信號(hào)處理算法在 DSP 上的運(yùn)行效率很高；而手機(jī)中的控制軟件則負(fù)責(zé)執(zhí)行狀態(tài)機(jī)，即控
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0709_A 雜志_技術(shù)長(zhǎng)廊 DSP 微處理器 MCU和嵌入式微處理器

基于DSP 56F801的正弦波輸出DC／AC電源

介紹了一個(gè)用于UPS和可再生能源的小功率DC/AC電源的設(shè)計(jì)。
關(guān)鍵字： AC 電源 DC 輸出 DSP 56F801 基于

探究最佳的結(jié)構(gòu)化ASIC設(shè)計(jì)方法

由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費(fèi)用(NRE)越來(lái)越大，設(shè)計(jì)周期又很長(zhǎng)，因此利用結(jié)構(gòu)化ASIC進(jìn)行定制IC設(shè)計(jì)的吸引力正變得越來(lái)越大。結(jié)構(gòu)化ASIC能以極具競(jìng)爭(zhēng)力的單位成本提供優(yōu)秀的硅片性能，并且NRE費(fèi)用極低。結(jié) 構(gòu)化ASIC的多樣性意味著它即可以用作系統(tǒng)主芯片，也可以用作高性價(jià)比的小型輔助芯片。　　許多物理設(shè)計(jì)問(wèn)題在結(jié)構(gòu)化ASIC的片設(shè)計(jì)中已經(jīng)得到解決，因此后端版圖設(shè)計(jì)的時(shí)間可以大大縮短，從而導(dǎo)致更快的驗(yàn)證確認(rèn)和原型提供。不過(guò)ASIC片具有預(yù)定義的結(jié)構(gòu)，因此設(shè)計(jì)師必須合理安排芯片
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ASIC FPGA MCU和嵌入式微處理器

DSP與單片機(jī)的一種高速通信實(shí)現(xiàn)方案

　　摘要：介紹了一種利用雙口RAM實(shí)現(xiàn)DSP與單片機(jī)高速數(shù)據(jù)通信的方法，給出了它們之間的接口電路以及軟件實(shí)現(xiàn)方案。　　關(guān)鍵詞：DSP；雙口RAM；接口電路；數(shù)據(jù)通信 1 引言　　數(shù)字信號(hào)處理器（DSP）是一種適合于實(shí)現(xiàn)各種數(shù)字信號(hào)處理運(yùn)算的微處理器，具有下列主要結(jié)構(gòu)特點(diǎn)：（1）采用改進(jìn)型哈佛（Harvard）結(jié)構(gòu)，具有獨(dú)立的程序總線和數(shù)據(jù)總線，可同時(shí)訪問(wèn)指令和數(shù)據(jù)空間，允許實(shí)際在程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器之間進(jìn)行傳輸；（2）支持流水線處理，處理器對(duì)每條指令的操作分為取指、譯碼、執(zhí)行等
關(guān)鍵字： DSP 雙口RAM 接口電路數(shù)據(jù)通信 MCU和嵌入式微處理器

2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績(jī)效獎(jiǎng)

　　2007年，賽靈思亞太區(qū)總部獲環(huán)境影響和績(jī)效獎(jiǎng)。
關(guān)鍵字：賽靈思 FPGA

數(shù)字化應(yīng)用中的多核DSP

　　DSP是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一，人們對(duì)其性能、功耗和成本也提出了越來(lái)越高的要求，迫使DSP廠商開(kāi)始在單一矽片上集成更多的處理器內(nèi)核。本文分析了多核DSP必須面臨的挑戰(zhàn)，介紹了一些常見(jiàn)的多核DSP產(chǎn)品。　　數(shù)字信號(hào)處理器（DSP）是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP以其高性能和軟件可編程等特點(diǎn)，已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一。據(jù)
關(guān)鍵字：多核 DSP 嵌入式系統(tǒng)

淺析SoC時(shí)代的多核DSP產(chǎn)品

數(shù)字信號(hào)處理器（DSP）是對(duì)數(shù)字信號(hào)進(jìn)行高速實(shí)時(shí)處理的專用處理器。在當(dāng)今的數(shù)字化的背景下，DSP已經(jīng)成為電子工業(yè)領(lǐng)域增長(zhǎng)最迅速的產(chǎn)品之一。據(jù)世界半導(dǎo)體貿(mào)易統(tǒng)計(jì)組織（WSTS）發(fā)布的統(tǒng)計(jì)和預(yù)測(cè)報(bào)告顯示，1996～2005年，全球DSP市場(chǎng)將一直保持穩(wěn)步增長(zhǎng)，2005年的增長(zhǎng)率將達(dá)34%。因此，全球DSP市場(chǎng)的前景非常廣闊，DSP已成為數(shù)字通信、智能控制、消費(fèi)類電子產(chǎn)品等領(lǐng)域的基礎(chǔ)器件。隨著應(yīng)用領(lǐng)域的擴(kuò)大，人們對(duì)DSP應(yīng)用系統(tǒng)的性能、功耗和成本提出了越來(lái)越高的要求，并嘗試著在單一硅片上集成更多的
關(guān)鍵字： SoC 多核 DSP 嵌入式系統(tǒng)

基于FPGA和EPP的圖像傳感器高速數(shù)據(jù)采集系統(tǒng)

引言 USB、串口、并口是PC機(jī)和外設(shè)進(jìn)行通訊的常用接口，但對(duì)于數(shù)據(jù)量大的圖像來(lái)說(shuō)，若利用串行RS-232協(xié)議進(jìn)行數(shù)據(jù)采集，速度不能達(dá)到圖像數(shù)據(jù)采集所需的要求；而用USB進(jìn)行數(shù)據(jù)采集，雖能滿足所需速度，但要求外設(shè)必須支持USB協(xié)議，而USB協(xié)議與常用工程軟件的接口還不普及，給使用帶來(lái)困難。有些用戶為了利用標(biāo)準(zhǔn)并行口(SPP)進(jìn)行數(shù)據(jù)采集，但SPP協(xié)議的150kb/s傳輸率對(duì)于圖像數(shù)據(jù)采集，同樣顯得
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 圖像傳感器 FPGA EPP

DSP系統(tǒng)的建模和配置

嵌入式軟件開(kāi)發(fā)需要對(duì)目標(biāo)架構(gòu)及其使用有廣泛透徹的認(rèn)識(shí)和了解。把嵌入式系統(tǒng)從概念轉(zhuǎn)化為能夠有效地在硬件環(huán)境中部署的高效解決方案，需要一系列步驟。整個(gè)過(guò)程包括：分析、架構(gòu)搭建、評(píng)估、硬件支持、設(shè)計(jì)、編碼、調(diào)試、集成、驗(yàn)證和確認(rèn)。在這個(gè)過(guò)程中，如果硬件資源沒(méi)有得到有效利用，或是軟件沒(méi)有針對(duì)硬件資源進(jìn)行優(yōu)化，都可能對(duì)性能造成嚴(yán)重影響。　　CEVA-X系列DSP內(nèi)核中采用的創(chuàng)新架構(gòu)需要完全新穎的方案，以充分利用可能的設(shè)計(jì)變量來(lái)控制總體性能。CEVA-X1620是CEVA-X內(nèi)核系列的第一款產(chǎn)品，采用非常先進(jìn)的并行
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 建模配置 MCU和嵌入式微處理器

基于U盤和單片機(jī)的FPGA配置

引言 FPGA廣泛應(yīng)用在電子通信領(lǐng)域，其安全性引起了注意，本文針對(duì)安全配置提出了解決方案。　　現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmablc Gate Array)是基于門陣列方式為用戶提供可編程資源的，其內(nèi)部邏輯結(jié)構(gòu)的形成是由配置數(shù)據(jù)決定的。采用在線可重配置方式ICR(In-Circuit Reconfigurability)將這些配置數(shù)據(jù)配置到FPGA內(nèi)部SRAM中，但由于SRAM的易
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) U盤 FPGA MCU和嵌入式微處理器