fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于單片機(jī)和DSP的被動聲目標(biāo)探測平臺設(shè)計

　　1 引言　　被動聲目標(biāo)的信息一般夾雜在復(fù)雜多變的環(huán)境噪聲中，信噪比低。采用傳統(tǒng)的目標(biāo)探測，較難達(dá)到要求，必須使用先進(jìn)的檢測、定向定位算法，然而這些算法的運(yùn)算量都較大，實時實現(xiàn)有一定難度。數(shù)字信號處理器DSP的出現(xiàn)，使得先進(jìn)算法的工程實時實現(xiàn)成為可能。但系統(tǒng)的體積、功耗和可靠性又成為主要問題。本系統(tǒng)采用TI公司的低功耗5000系列DSP和微功耗430系列單片機(jī)，采用主從式通用化體系結(jié)構(gòu)設(shè)計，在滿足系統(tǒng)功能要求的前提下，對系統(tǒng)的體積、功耗和可靠性做了很大的改進(jìn)，特別適于在電池供電、功耗要求嚴(yán)格的設(shè)備
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP 目標(biāo)探測 MCU和嵌入式微處理器

FPGA在語音存儲與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號處理器、超大規(guī)模集成電路的高速發(fā)展，語音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語音數(shù)據(jù)有些存儲在硬盤中，有些存儲在帶有掉電保護(hù)功能的RAM或FLASH存儲器中。筆者介紹的語音存儲與回放系統(tǒng)，未使用專用的語音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語音信號的數(shù)字化處理，即實現(xiàn)語音的存儲與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語音存儲與回放系統(tǒng)的基本工作原理是將模擬語音信號通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 語音存儲 MCU和嵌入式微處理器

基于FPGA的32 Kbit/s CVSD語音編解碼器的實現(xiàn)

　　64 Kbit/s的A律或μ律的對數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無線語音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無線語音傳輸領(lǐng)域。近年來FPGA不斷發(fā)展演化，并在構(gòu)架方面針對DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA CVSD 語音編解碼器 MCU和嵌入式微處理器

基于FPGA的32Kbit/s CVSD語音編解碼器的實現(xiàn)

筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號處理能力、較短的開發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

采用AVR單片機(jī)對FPGA進(jìn)行配置

Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲于SRAM中。由于SRAM的易失性，每次上電時必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過程就是FPGA的配置過程。FPGA的配置分為主動式和被動式。在主動模式下，F(xiàn)PGA上電后主動將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動模式下，F(xiàn)PGA為從屬器件，由相應(yīng)的控制電路或微處理器控制配置過程，包括通過下載
關(guān)鍵字：單片機(jī) FPGA MCU和嵌入式微處理器

FPGA的堆疊封裝，欲革背板與SoC的命

　　FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們早已不滿足這些，他們向著信號處理、互聯(lián)性和高速運(yùn)算方向發(fā)展。未來，F(xiàn)PGA還有望與模擬和存儲器廠商合作，做出SIP（堆疊封裝）。　　最近，筆者訪問了Xilinx公司的CTO Ivo Bolsens，他說未來的FPGA一方面是在功耗、性能、價格方面進(jìn)行不停地改進(jìn)，未來將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個封裝里面放多個裸片的技術(shù)，那么FPGA平臺可能就會成為一個標(biāo)準(zhǔn)的、虛擬的SoC（Virtual SoC）的
關(guān)鍵字： FPGA SoC MCU和嵌入式微處理器

高速DSP與PC實現(xiàn)串口通信的方法

數(shù)字信號處理器(Digital Signal Processor，DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用，實際運(yùn)用中，通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機(jī)，然后進(jìn)行存儲和處理。 T1公司的TMS320VC33微處理器具有性價比高，同時，該芯片的I/O電平、字長、運(yùn)行速度、串口功能具有大多數(shù)DSP的共同特點。 &nbs
關(guān)鍵字： DSP 串口通信 MCU和嵌入式微處理器

基于FPGA的計算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計

　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計算機(jī)每個像素點的圖像信號經(jīng)過數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時，內(nèi)部數(shù)據(jù)處理電路同時激發(fā)各像素點對應(yīng)的微鏡運(yùn)動，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動電壓不超過33.5V，電磁輻射很低，且各微鏡片同時驅(qū)動，形成相互干擾的向外輻射信號，解碼難度極大，從而使其成為無信息泄漏的顯示器。此時，視頻電纜的輻射在整個視頻通路
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 視頻信息 MCU和嵌入式微處理器

高速DSP與PC實現(xiàn)串口通信的方法

　　數(shù)字信號處理器(Digital Signal Processor，DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用，實際運(yùn)用中，通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機(jī)，然后進(jìn)行存儲和處理。　　T1公司的TMS320VC33微處理器具有性價比高，同時，該芯片的I/O電平、字長、運(yùn)行速度、串口功能具有大多數(shù)DSP的共同特點。本文針對TMS320VC33與PC RS-232的通訊，分析三種具體的接口電路和軟件設(shè)計方法，實現(xiàn)高速DSP與低速設(shè)備的通訊：①通過TMS3
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP PC 串口通信 MCU和嵌入式微處理器

嵌入式系統(tǒng)中從串配置FPGA的實現(xiàn)

　　本文主要論述在ARM嵌入式系統(tǒng)中如何實現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時序，省去專用的配置PROM。　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，F(xiàn)PGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細(xì)討論FPGA的從串配置的時序，同時論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實現(xiàn)方法。實踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 嵌入式 FPGA MCU和嵌入式微處理器

DSP市場急剎車 TI從多方面尋求創(chuàng)新與突破

　　日前，調(diào)研公司iSuppli發(fā)布的一項預(yù)測中指出，今年全球的DSP銷售收入將會首次出現(xiàn)負(fù)增長，即2007年全球DSP的銷售收入增長為-0.6%，而就在2006年全球DSP的增長還是12.3%，在各類半導(dǎo)體器件中屬于增長率較高的領(lǐng)域。為什么會出現(xiàn)如此大的倒退呢?iSuppli副總裁DaleFord對《國際電子商情》記者解釋：“我們預(yù)測2007年DSP銷售收入出現(xiàn)下降的主要原因有兩個：一個是由于在手機(jī)市場，TI的收入下降、ADI的退出導(dǎo)致以DSP架構(gòu)為主的基帶芯片收入降低，而以ASIC/ASSP邏輯IC架
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP TI 半導(dǎo)體 MCU和嵌入式微處理器

DSP和常用開發(fā)工具選型一般方法

從網(wǎng)上發(fā)現(xiàn)的一篇文章，講的較全面，讓初級入門的朋友們共享：1、TI DSP的選型主要考慮處理速度、功耗、程序存儲器和數(shù)據(jù)存儲器的容量、片內(nèi)的資源，如定時器的數(shù)量、I/O口數(shù)量、中斷數(shù)量、DMA通道數(shù)等。DSP的主要供應(yīng)商有TI，ADI，Motorola,Lucent和Zilog等，其中TI占有最大的市場份額。　　TI公司現(xiàn)在主推四大系列DSP 　　1）C5000系列（定點、低功耗）：C54X，C54XX，C55X
關(guān)鍵字： DSP 開發(fā)工具嵌入式

一種基于DSP的軟件無線電調(diào)制解調(diào)實驗平臺

設(shè)計實現(xiàn)了一套基于軟件無線電的軟件化MODEM實驗系統(tǒng)，該系統(tǒng)硬件以TMS320C6711數(shù)字信號處理器(DSP)為核心，實現(xiàn)軟件無線電多制式調(diào)制解調(diào)功能，并設(shè)計硬件接口完成與主機(jī)實時通信。
關(guān)鍵字：解調(diào) 實驗平臺調(diào)制無線電 DSP 軟件基于

基于FPGA的TDI－CCD時序電路的設(shè)計

文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項目所使用的IL－E2 TDI-CCD的特性，設(shè)計了一種基于現(xiàn)場可編程門陣列 (FPGA) 的TDI-CCD時序電路
關(guān)鍵字： FPGA CCD TDI 時序電路

[轉(zhuǎn)]我的學(xué)習(xí)經(jīng)驗――如何掌握DSP

1．接觸DSP 在參加過一次社會上多的盡乎到了泛濫地步的"DSPxxx"培訓(xùn)班之后,我"自信"已經(jīng)具備DSP工程師資格,便欣喜若狂跑道書店買了一本名為"DSP xxx應(yīng)用"的書,作者叫xxx,并且是這個領(lǐng)域的牛人,這本書確實是很出色的書籍。但是當(dāng)時,對于我這個對DSP一竅不通、剛剛?cè)腴T的人來說卻建立了一個錯誤的概念——DSP是個很容易的領(lǐng)域,只要培訓(xùn)一下,再稍微看看書,就可以成為專家。所以,現(xiàn)在看來,這些都是誤導(dǎo),我認(rèn)為學(xué)習(xí)D
關(guān)鍵字： DSP 嵌入式