fpga-to-asic 文章 進入fpga-to-asic技術社區(qū)
基于FPGA的多路視頻收發(fā)系統(tǒng)的設計與實現(xiàn)
- 摘要：為了實現(xiàn)對多路視頻和數(shù)據(jù)信號的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設計方案，并完成系統(tǒng)的軟硬件設計。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設備組成，軟件部分采用VHDL語言進行
- 關鍵字： 視頻傳輸 FPGA 數(shù)據(jù)傳輸 光模塊
智原發(fā)表PowerSlash(TM)硅智財于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應用開發(fā)
- 聯(lián)華電子今(12日)與ASIC設計服務暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation，TWSE：3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎IP方案。智原PowerSlash™與聯(lián)電製程技術相互結合設計，為超低功耗的無線應用需求技術進行優(yōu)化，滿足無線物聯(lián)網(wǎng)產(chǎn)品的電池長期壽命需求。 智原科技行銷暨投資副總于德旬表示：「物聯(lián)網(wǎng)應用建構過程中，效能往往受制于低功耗技術。而今透過聯(lián)電55奈
- 關鍵字： 聯(lián)華電子 ASIC
FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應用
- 引言 車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
- 關鍵字： FPGA FIR
基于USB2．0協(xié)議的通用測控通信接口設計
- 隨著我國航空航天技術的迅速發(fā)展，對地面遙控遙測接收機的實時性和高速數(shù)據(jù)傳輸性能的要求越來越高。越來越多的遙測遙控地面信道處理器都采用了實時能力更強的高速DSP/FPGA架構設計方案。基于DSP/FPGA架構的設計方案
- 關鍵字： CY7C68013A 測控通信 FPGA USB固件設計
基于雙口RAM核監(jiān)測數(shù)字示波器設計研究
- 摘要：在核監(jiān)測中，常將各種傳感器輸出的信號通過A/D轉換器轉換為數(shù)字信號，然后利用數(shù)字信號處理技術對各種核信號進行數(shù)字處理。為了準確測量核信號數(shù)字波形的各種參數(shù)，對基于FPGA雙口RAM的數(shù)字示波器進行了設計和
- 關鍵字： 核脈沖 數(shù)字示波器 數(shù)字波形 FPGA 雙口RAM
基于FPGA的數(shù)字通信實訓平臺的設計與實現(xiàn)
- 摘要：本實訓平臺著眼于提升高職層次學生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設計了擴展性強、可測性好的FPGA核心板，并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力，創(chuàng)設了分層遞進的實驗模式
- 關鍵字： FPGA 數(shù)字通信系統(tǒng) EP1C3T144 QuartusⅡ9．0 片上通信系統(tǒng)
基于FPGA的多路數(shù)字信號復接系統(tǒng)設計與實現(xiàn)
- 摘要 數(shù)字復分接技術是數(shù)字通信網(wǎng)中的一項重要技術，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復接系統(tǒng)的基礎上，采用VHDL對數(shù)字復分接系統(tǒng)進行建模設計和實現(xiàn)。并利
- 關鍵字： 數(shù)字復接系統(tǒng) 乒乓操作 先進先出存儲器 FPGA
JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)
- 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復雜度提高性能。最終設計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設備等應用需求。
- 關鍵字： JPEG2000 數(shù)據(jù)壓縮 FPGA DWT
fpga-to-asic介紹
您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
fpga-to-asic電路
fpga-to-asic相關帖子
fpga-to-asic資料下載
fpga-to-asic專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473