色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<th id="qtxtx"><acronym id="qtxtx"><p id="qtxtx"></p></acronym></th>

<input id="qtxtx"><optgroup id="qtxtx"></optgroup></input>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達(dá)功能以實(shí)現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進(jìn)入fpga技術(shù)社區(qū)

FAQ-Virtex-7HT常見問題解答

1. 賽靈思將發(fā)布內(nèi)容是什么? 　　賽靈思將發(fā)布 Virtex-7 HT FPGA，該產(chǎn)品在單片 FPGA 中集成了業(yè)界最多數(shù)量的串行收發(fā)器—16個(gè) 28Gbps 和72個(gè) 13.1Gbps 串行收發(fā)器，能夠滿足 100Gbps 和 400Gbps 帶寬應(yīng)用的需要。如欲觀看賽靈思 28Gbps 收發(fā)器的演示視頻，請?jiān)L問：http://www.xilinx.com/cn/28gbps。在該視頻中，信號完整性專家 Howard Johnson 博士對 Virtex-7 HT FPGA 的 28Gbps
關(guān)鍵字： Xilinx Virtex-7 HT FPGA

基于FPGA實(shí)現(xiàn)VLIW微處理器

超長指令字VLIW微處理器架構(gòu)采用了先進(jìn)的清晰并行指令設(shè)計(jì)。VLIW微處理器的最大優(yōu)點(diǎn)是簡化了處理器的結(jié)構(gòu)，刪除了處理器內(nèi)部許多復(fù)雜的控制電路，它能從應(yīng)用程序中提取高度并行的指令數(shù)據(jù)，并把這些機(jī)器指令均勻地分
關(guān)鍵字： FPGA VLIW 微處理器

基于FPGA的并行掃頻DDS的實(shí)現(xiàn)

DDS同 DSP（數(shù)字信號處理）一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣
關(guān)鍵字： FPGA DDS 并行

一種浮點(diǎn)反正切函數(shù)的FPGA設(shè)計(jì)和實(shí)現(xiàn)

快速精確的反正弦函數(shù)運(yùn)算在現(xiàn)代工程中應(yīng)用廣泛。為了提高反正弦函數(shù)的精度和計(jì)算能力，研究了基于CORD IC算法的反正弦函數(shù)運(yùn)算器的FPGA 實(shí)現(xiàn)，并通過改進(jìn)算法減小了誤差，使誤差精度達(dá)到10--4 數(shù)量級。并在X ili
關(guān)鍵字： FPGA 浮點(diǎn) 反正切函數(shù)

詳解單片機(jī)系統(tǒng)的動態(tài)加密技術(shù)

摘要：單片機(jī)系統(tǒng)產(chǎn)品的加密和解密技術(shù)永遠(yuǎn)是一個(gè)矛盾的統(tǒng)一體。然而，為了更好的保護(hù)好自己的單片機(jī)技術(shù)成果和 ...
關(guān)鍵字：單片機(jī)系統(tǒng) 動態(tài)加密技術(shù) FPGA

基于單片機(jī)實(shí)現(xiàn)SRAM工藝FPGA的加密應(yīng)用

摘要：首先對采用SRAM工藝的FPGA的保密性和加密方法進(jìn)行原理分析，然后提出一種實(shí)用的采用單片機(jī)產(chǎn)生長偽隨機(jī)碼 ...
關(guān)鍵字：單片機(jī) SRAM工藝 FPGA 加密應(yīng)用

MELP混合線性碼激勵的FPGA實(shí)現(xiàn)的系統(tǒng)框架介紹

利用語音編碼技術(shù)可有效降低信息存儲量、提高信道利用率?；旌霞罹€性預(yù)測(MELP)語音編碼算法能在較低碼率下提供較高的語音質(zhì)量、自然度和清晰度，已成為美國國防部新的2.4 Kb/s的語音編碼標(biāo)準(zhǔn)。語音編碼技術(shù)在當(dāng)今
關(guān)鍵字： MELP FPGA 線性激勵

FPGA與DSP：競合中縮小差距

DSP和FPGA由于各有優(yōu)缺點(diǎn)，因而各有擅長的應(yīng)用領(lǐng)域。近年來，F(xiàn)PGA在與DSP的競合中，在降低開發(fā)難度、提高設(shè)計(jì)流程的生產(chǎn)效率方面做了大量工作，逐步縮小了與DSP的差距。
關(guān)鍵字： DSP FPGA

以FPGA為核心的多功能輸液系統(tǒng)的設(shè)計(jì)

今朝，病院輸液現(xiàn)場一般是人工節(jié)制和看管，但輸液速度和輸液量是一個(gè)很難切確把握的值，護(hù)士經(jīng)由過程動彈輸液器上...
關(guān)鍵字： FPGA

基于FPGA LPM多功能信號發(fā)生器設(shè)計(jì)

摘要：以FPGA芯片為載體，通過QuartusII的LPM_ROM模塊和VHDL語言為核心設(shè)計(jì)一個(gè)多功能信號發(fā)生器，根據(jù)輸入...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于FPGA的電子設(shè)計(jì)競賽電路板的設(shè)計(jì)與實(shí)現(xiàn)

摘要：介紹了一種基于FPGA的電子設(shè)計(jì)競賽電路板，該電路板由美國Altera公司的Cyclone系列FPGAEP1C6、單片...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于FPGA的像素探測器數(shù)據(jù)緩存設(shè)計(jì)

粒子對撞機(jī)[1]是建立在高能同步加速器上的一種粒子對撞裝置。對撞機(jī)運(yùn)行時(shí)，能量強(qiáng)大的粒子在其內(nèi)部經(jīng)過加速...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于FPGA的CORDIC算法的改進(jìn)及實(shí)現(xiàn)

坐標(biāo)旋轉(zhuǎn)計(jì)算機(jī)CORDIC(TheCoordinateRotationalDigitalComputer)算法是一種用于計(jì)算一些常用的基本運(yùn)算...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于FPGA的成像聲納FFT波束形成器設(shè)計(jì)

海洋面積占地球表面積的71%，海底蘊(yùn)藏的石油、天然氣等礦產(chǎn)資源量也遠(yuǎn)遠(yuǎn)超過陸地。由于能源危機(jī)和資源短缺日...
關(guān)鍵字： FPGA

Xilinx獲《電子產(chǎn)品世界》2011最佳創(chuàng)意理念獎

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. 今天宣布其 Zynq-7000 可擴(kuò)展處理平臺(EPP) 榮獲 2011 年 Elektra歐洲電子產(chǎn)業(yè)獎的年度最佳嵌入式系統(tǒng)產(chǎn)品獎。該獎項(xiàng)在倫敦Park Plaza舉行的頒獎典禮上頒發(fā)。與此同時(shí), 獲得中國重要的電子專業(yè)類刊物之一——《電子產(chǎn)品世界》一年一度的編輯推薦獎之成就獎: 2011年度最佳創(chuàng)意理念獎。
關(guān)鍵字： Xilinx FPGA Zynq-7000

共6385條 246/426 |‹ « 244 245 246 247 248 249 250 251 252 253 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]

fpga研討會推薦

如何將Xilinx? Spartan?-6器件輕松遷移到Microchip FPGA
基于PolarFire? FPGA平臺并使用VectorBlox?加速器SDK開發(fā)低功耗人工智能/機(jī)器學(xué)習(xí)系統(tǒng)解決方案
使用FPGA克服功耗、尺寸和其他設(shè)計(jì)局限
二維片上網(wǎng)絡(luò)(2D NoC)給FPGA帶來的技術(shù)革新
遇見ARTY，超值A(chǔ)rtix-7 嵌入式開發(fā)套件
UltraScale+ 產(chǎn)品組合：兼顧功耗與性能的最優(yōu)選擇
軟硬結(jié)合，加速您的機(jī)器視覺設(shè)計(jì)——使用賽靈思智能視覺開發(fā)套件與希凌科嵌入式Visual Applets
GSPS數(shù)據(jù)轉(zhuǎn)換器與FPGA接口

fpga電路

利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計(jì)的方法
基于FPGA的機(jī)載顯示系統(tǒng)架構(gòu)設(shè)計(jì)與優(yōu)化
基于FPGA+DSP遠(yuǎn)程監(jiān)控器設(shè)計(jì)與實(shí)現(xiàn)
基于FPGA的LCD顯示遠(yuǎn)程更新

fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實(shí)現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實(shí)現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計(jì)簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計(jì)與實(shí)現(xiàn)
使用FPGA的超聲波測距資料合集免費(fèi)下載
如何使用FPGA實(shí)現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計(jì)
基于UDP協(xié)議和FPGA的點(diǎn)到點(diǎn)數(shù)據(jù)傳輸方案
如何使用FPGA實(shí)現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga視頻

新產(chǎn)品！PolarFire? SoC Discovery工具包——探索RISC-V?和FPGA技術(shù)的低成本方案
PolarFire? SoC視頻工具包——產(chǎn)品概述

fpga專欄文章

相關(guān)主題

FPGA　 FPGA/CPLD　 FPGA/協(xié)處理器　 FPGA-to-ASIC　 CPLD/FPGA　 FPGA)　 DSP+FPGA　 FPGA專題　 FPGA專題安全　 FPGA專題汽車　 FPGA專題消費(fèi)　現(xiàn)場可編程門陣列（FPGA）　 Spartan.FPGA　 FPGA/EPLD　 PLD/FPGA　 Virtex-5FPGA　 FPGA/MCU　 FPGA-SPARTAN　 FPGA：QuartusⅡ　視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO　

熱門主題

Spartan.FPGA FPGA/EPLD PLD/FPGA Virtex-5FPGA FPGA/MCU FPGA-SPARTAN FPGA：QuartusⅡ 視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO ASIC、FPGA和DSP FPGA/ FPGA/CPLD開發(fā) 現(xiàn)場可編程門陣列(FPGA) ASIC-to-FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473