色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<button id="ucwpe"><option id="ucwpe"><output id="ucwpe"></output></option></button>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進入fpga技術(shù)社區(qū)

為軟件工程師揭開 FPGA 的神秘面紗

隨著產(chǎn)品設(shè)計復(fù)雜性的增加，需要使用集成組件（如ASSP）來滿足設(shè)計上的要求。幾年前，工程師會針對處理器、存儲器和外設(shè)選擇單獨的組件，然后通過分立邏輯器件將這些元素拼合到一起。后來，他們會搜索ASSP處理系統(tǒng)目
關(guān)鍵字： FPGA 軟件工程師

基于DSP和FPGA的機載總線接口板研究

基于DSP和FPGA的機載總線接口板研究,目前國內(nèi)對民用飛機機載數(shù)據(jù)總線ARINC429接口板的設(shè)計一般都是基于HARRIS公司的HS3282芯片完成的，它的缺點是路數(shù)有限、非常不靈活。因此對ARINC429總線接口板的研制，實現(xiàn)多通道ARINC429總線數(shù)據(jù)的接收和發(fā)送，成為
關(guān)鍵字：接口研究總線機載 DSP FPGA 基于

淺析FPGA將在4G系統(tǒng)中地位非淺

除了語音連接之外，數(shù)字蜂窩無線網(wǎng)絡(luò)(如GSM和增強的GSM-EDGE)現(xiàn)在可以提供更高的數(shù)據(jù)傳輸速率，理論上可達到384 ...
關(guān)鍵字： FPGA 4G

基于FPGA的系統(tǒng)易測試性的研究

基于FPGA的系統(tǒng)易測試性的研究,引言
　　現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計
關(guān)鍵字：研究測試系統(tǒng) FPGA 基于

基于FPGA的串口屏方案應(yīng)用

本文主要介紹一個基于串口屏、M0單片機、微打模塊、讀卡模塊的充電樁應(yīng)用方案。此方案模擬了真實充電樁的絕大部分功能，通過使用本方案，設(shè)備制造商便能在短周期內(nèi)完成整個充電樁的設(shè)計，迅速占領(lǐng)市場并取得成功。
關(guān)鍵字： FPGA 單片機 TinyM0-CAN 201109

使用Xilinx公司的Spartan-6 FPGA作DDR芯片測試

使用Xilinx公司的Spartan-6 FPGA系列芯片所提供的MCB，在生成控制模塊時設(shè)置不同參數(shù)，可以輕而易舉的實現(xiàn)對不同型號的DDR存儲芯片的測試，數(shù)據(jù)率可高達800Mb/s以上。由于時間利用率比使用計算機主板測試DDR芯片高得多，所以可以極大地節(jié)約測試時間。
關(guān)鍵字： Xilinx FPGA DDR 201109

Altera推出業(yè)界第一款Serial RapidIO Gen2解決方案

2011年9月27號，北京——Altera公司 (NASDAQ: ALTR) 今天宣布，開始提供業(yè)界第一款基于Serial RapidIO Gen2 FPGA的解決方案，進一步提高下一代3G和4G無線基站的帶寬，鏈路更加靈活。Altera成功的實現(xiàn)了Stratix IV GX FPGA中的RapidIO MegaCore 功能IP內(nèi)核與集成器件技術(shù)公司 (IDT) Serial RapidIO Gen 2交換機的互操作性。Altera成熟的Serial RapidIO Gen2解決方案為高性能通信系統(tǒng)中
關(guān)鍵字： Altera FPGA

基于FPGA的信號發(fā)生器設(shè)計

基于FPGA的信號發(fā)生器設(shè)計,以FPGA 芯片為載體，通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設(shè)計一個多功能信號發(fā)生器，根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號，通過QuartusII 軟件進行波形仿
關(guān)鍵字：設(shè)計信號發(fā)生器 FPGA 基于

LabVIEW FPGA模塊實現(xiàn)FIFO深度設(shè)定

為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當帶來的數(shù)據(jù)不連續(xù)問題，結(jié)合LabVIEWFPGA的編程特點和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對FIFO不同深度的實驗表明，采用該方法設(shè)定的FIFO深度能夠
關(guān)鍵字： LabVIEW FPGA FIFO 模塊

FPGA與GPS_OEM板的UART設(shè)計

本文提出了一種基于FPGA的嵌入式UART模塊化設(shè)計方法，通過UART實現(xiàn)了FPGA與GPS_OEM板之間的數(shù)據(jù)通信。基于VHDL語言，通過有限狀態(tài)機，將UART模塊集成到FPGA上，給出了系統(tǒng)的功能仿真結(jié)果，驗證了系統(tǒng)設(shè)計的正確性，增強了設(shè)計的靈活性。
關(guān)鍵字： FPGA UART 201109

基于MCU+FPGA的航空總線接口板測試平臺設(shè)計

設(shè)計的航空總線接口板測試平臺滿足通用設(shè)備CAN總線、RS485差分電平異步總線及LVDS差分電平異步總線數(shù)據(jù)傳輸要求。通過對各模塊功能分析，在仿真軟件中通過功能仿真驗證，并在工程應(yīng)用中得到驗證。此設(shè)計通過RS232接口連接上位機實現(xiàn)數(shù)據(jù)收發(fā)，并能對CAN總線及高速異步總線參數(shù)進行動態(tài)配置。
關(guān)鍵字： CAN FPGA MCU 201109

DSP和FPGA構(gòu)成的感應(yīng)發(fā)電機勵磁控制系統(tǒng)

介紹了針對3/3相雙繞組感應(yīng)發(fā)電機設(shè)計的勵磁系統(tǒng),該系統(tǒng)由DSP和FPGA構(gòu)成。給出了控制系統(tǒng)的接口電路和實驗...
關(guān)鍵字： DSP FPGA 感應(yīng)發(fā)電機勵磁控制系統(tǒng)

FPGA低功耗設(shè)計的小提示

FPGA的功耗高度依賴于用戶的設(shè)計，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的...
關(guān)鍵字：低功耗 FPGA

基于FPGA原型設(shè)計能為您做些什么？

作為基于FPGA原型方法的擁護者，有人可能會認為我們只片面地看到了這種方法的優(yōu)點，而對其缺陷視而不見。但那...
關(guān)鍵字： FPGA 原型設(shè)計

利用FPGA的DSP功能提高圖像處理的實例

intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā)，該產(chǎn)品是高...
關(guān)鍵字：可配置軟核處理器 FPGA DSP

共6385條 256/426 |‹ « 254 255 256 257 258 259 260 261 262 263 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]

fpga研討會推薦

如何將Xilinx? Spartan?-6器件輕松遷移到Microchip FPGA
基于PolarFire? FPGA平臺并使用VectorBlox?加速器SDK開發(fā)低功耗人工智能/機器學(xué)習(xí)系統(tǒng)解決方案
使用FPGA克服功耗、尺寸和其他設(shè)計局限
二維片上網(wǎng)絡(luò)(2D NoC)給FPGA帶來的技術(shù)革新
遇見ARTY，超值A(chǔ)rtix-7 嵌入式開發(fā)套件
UltraScale+ 產(chǎn)品組合：兼顧功耗與性能的最優(yōu)選擇
軟硬結(jié)合，加速您的機器視覺設(shè)計——使用賽靈思智能視覺開發(fā)套件與希凌科嵌入式Visual Applets
GSPS數(shù)據(jù)轉(zhuǎn)換器與FPGA接口

fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga資料下載

基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)
萊迪思 ECP5和ECP5-5G FPGA
基于FPGA集群的NEST脈沖神經(jīng)網(wǎng)絡(luò)仿真器
萊迪思CertusPro-NX 高級通用FPGA

fpga視頻

新產(chǎn)品！PolarFire? SoC Discovery工具包——探索RISC-V?和FPGA技術(shù)的低成本方案
PolarFire? SoC視頻工具包——產(chǎn)品概述

fpga專欄文章

相關(guān)主題

FPGA　 FPGA/CPLD　 FPGA/協(xié)處理器　 FPGA-to-ASIC　 CPLD/FPGA　 FPGA)　 DSP+FPGA　 FPGA專題　 FPGA專題安全　 FPGA專題汽車　 FPGA專題消費　現(xiàn)場可編程門陣列（FPGA）　 Spartan.FPGA　 FPGA/EPLD　 PLD/FPGA　 Virtex-5FPGA　 FPGA/MCU　 FPGA-SPARTAN　 FPGA：QuartusⅡ　視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO　

熱門主題

FPGA/CPLD開發(fā) 現(xiàn)場可編程門陣列(FPGA) ASIC-to-FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<code id="yhtiu"><strong id="yhtiu"></strong></code>