萊迪思今日發(fā)布改進了綜合和功耗優(yōu)化的CPLD設計工具

• 　　萊迪思半導體公司今日發(fā)布了ispLEVER? Classic設計工具套件1.4版。ispLEVER Classic設計軟件已經升級，添加了帶有HDL Analyst功能集的Synopsys Synplify Pro，以及改進的ispMACH? 4000ZE CPLD Fitter，具有更好的功耗優(yōu)化功能。 　　Synplify Pro HDL Analyst為設計師們提供了快速直觀地實現(xiàn)高階寄存器傳輸級(RTL)Verilog或VHDL的方法。設計師可以在圖和源代碼之間進行交叉查詢，
• 關鍵字： 萊迪思  設計工具套件  ispLEVER