色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<pre id="q6wac"></pre>

<option id="q6wac"><abbr id="q6wac"></abbr></option>

<bdo id="q6wac"></bdo>

<option id="q6wac"><button id="q6wac"></button></option>

<tfoot id="q6wac"></tfoot>

<option id="q6wac"></option>

<optgroup id="q6wac"><abbr id="q6wac"></abbr></optgroup>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> pld

pld 文章進入pld技術(shù)社區(qū)

PLD技術(shù)在功能薄膜材料研究中的應(yīng)用

薄膜材料已在半導(dǎo)體材料、超導(dǎo)材料、生物材料、微電子元件等方面得到廣泛應(yīng)用。為了得到高質(zhì)量的薄膜材料，脈沖激光沉積技術(shù)受到了廣泛的關(guān)注。本文介紹了脈沖激光沉積(PLD)薄膜技術(shù)的原理及特點，分析了脈沖激光沉積
關(guān)鍵字： PLD 薄膜材料中的應(yīng)用

基于S3C44BOX芯片的單回路PlD控制器參數(shù)整定

摘要：針對目前單回路PID控制系統(tǒng)穩(wěn)定性不高，控制效果不理想的情況，提出以ARM7S3C4480X 32位嵌入式芯片為核心設(shè)計的單回路控制器的設(shè)計方法，該芯片具有強大的數(shù)據(jù)處理功能。在設(shè)計過程中選擇了更便捷的C語言平臺，
關(guān)鍵字：控制器參數(shù) PlD 回路 S3C44BOX 芯片基于

MCS-51單片機與PLD 可編程器件接口設(shè)計

摘要：采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述語言設(shè)計了一種MCS-51單片機與PLD可編程邏輯器件的接 ...
關(guān)鍵字：單片機 PLD EDA VHDL

基于FPGA LPM多功能信號發(fā)生器設(shè)計

摘要：以FPGA芯片為載體，通過QuartusII的LPM_ROM模塊和VHDL語言為核心設(shè)計一個多功能信號發(fā)生器，根據(jù)輸入...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的電子設(shè)計競賽電路板的設(shè)計與實現(xiàn)

摘要：介紹了一種基于FPGA的電子設(shè)計競賽電路板，該電路板由美國Altera公司的Cyclone系列FPGAEP1C6、單片...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的像素探測器數(shù)據(jù)緩存設(shè)計

粒子對撞機[1]是建立在高能同步加速器上的一種粒子對撞裝置。對撞機運行時，能量強大的粒子在其內(nèi)部經(jīng)過加速...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的CORDIC算法的改進及實現(xiàn)

坐標(biāo)旋轉(zhuǎn)計算機CORDIC(TheCoordinateRotationalDigitalComputer)算法是一種用于計算一些常用的基本運算...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

PLD器件的應(yīng)用

10.4 PLD器件的應(yīng)用10.4.1 可編程器件的開發(fā)系統(tǒng)10.4.2 ABEL硬件描述語言一、ABEL源文件的結(jié)構(gòu)二、ABEL的基本語法10.4.3 應(yīng)用舉例10.4 PLD器件的應(yīng)用10.4.1 可編程器件的開發(fā)系統(tǒng)10.4.2 ABEL硬件描述語言一、ABEL源文
關(guān)鍵字： PLD 器件

萊迪思MachXO PLD發(fā)運超7千5百萬片

萊迪思半導(dǎo)體公司今日宣布MachXO PLD(可編程邏輯器件)自量產(chǎn)起已經(jīng)發(fā)運了超過7千5百萬片。全球客戶采用結(jié)合了易于使用、靈活性、系統(tǒng)集成和價格各方面創(chuàng)新優(yōu)勢的MachXO PLD，廣泛應(yīng)用于各種大批量、成本敏感的應(yīng)用。
關(guān)鍵字：萊迪思 MachXO PLD

PLD和數(shù)據(jù)通路來釋放微控制器中CPU資源

PLD和數(shù)據(jù)通路來釋放微控制器中CPU資源,本文介紹了一種采用PLD和數(shù)據(jù)通路(datapath)來解放微控制器系統(tǒng)中CPU任務(wù)的方案。在大多數(shù)微控制器結(jié)構(gòu)中，智能的CPU身邊總會環(huán)繞著一系列不可編程的外設(shè)。外設(shè)的功能有限，通常它們只負(fù)責(zé)數(shù)據(jù)形式的轉(zhuǎn)換。例如，I2C
關(guān)鍵字： CPU 資源控制器釋放數(shù)據(jù) 通路 PLD

使用賽靈思FPGA實現(xiàn)位與周期準(zhǔn)確的浮點DSP算法

現(xiàn)有FPGA和系統(tǒng)級要求導(dǎo)致對浮點運算的需求變得越來越普遍。此視頻演示了SystemGeneratorforDSP是如何為...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

采用FPGA實現(xiàn) DisplayPort

在1月份舉辦的美國消費電子展(ConsumerElectronicsShow)上，數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

一種基于Spartan3E的DDS優(yōu)化設(shè)計

在高可靠應(yīng)用領(lǐng)域，如果設(shè)計得當(dāng)，將不會存在類似于MCU的復(fù)位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

萊迪思推出最低功耗和最豐富功能的低密度PLD

　　萊迪思半導(dǎo)體公司日前宣布MachXO2 PLD系列的2.5mmx2.5mm 25球型晶圓級芯片尺寸封裝(WLCSP)的樣片現(xiàn)已發(fā)運。目前MachXO2器件結(jié)合了超小封裝尺寸——至今在PLD市場還未被超越——具有行業(yè)最低功耗和最豐富功能的低密度PLD。使用低功耗65nm工藝的嵌入式閃存技術(shù)構(gòu)建，MachXO2系列增加了3倍的邏輯密度，提高了10倍的嵌入式存儲器，并且與前代產(chǎn)品相比減少了100倍的靜態(tài)功耗。
關(guān)鍵字：萊迪思 PLD

從特殊應(yīng)用領(lǐng)域入手滿足FPGA客戶需求

FPGA未來的發(fā)展必然是以客戶需求為牽引，目前FPGA產(chǎn)品已經(jīng)進入了“應(yīng)用為王”的時代，構(gòu)建不同應(yīng)用領(lǐng)域的平臺...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

共154條 5/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

pld介紹

一、概述 PLD（programmable logic device)--可編程邏輯器件：PLD是做為一種通用集成電路生產(chǎn)的，他的邏輯功能按照用戶對器件編程來高定。一般的PLD的集成度很高，足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。二、分類目前和平和使用的P [ 查看詳細(xì) ]

pld電路

基于CPLD的FPGA從并快速加載方案
基于CPLD的系統(tǒng)硬件看門狗設(shè)計
基于DSP+CPLD的伺服控制卡的設(shè)計
分布式PLD解決方案可降低服務(wù)器成本并提升靈活性

pld資料下載

MachXO3StarterKitUsersGuideEB95.pdf
20150603102240239.pdf
基于可編程邏輯器件PLD的數(shù)字電路設(shè)計方案
Design @Machxo2 speed
【應(yīng)用筆記】使用Altera的PLD實現(xiàn)多協(xié)議標(biāo)簽切換(Implementing Multiprotocol Label Switching with Altera PLDs)
【應(yīng)用筆記】使用Altera的高密度BGA封裝器件進行設(shè)計(Designing With High-Density BGA Packages for Altera Devices)
【應(yīng)用筆記】AN307:Xilinx用戶的Altera設(shè)計流程(AN 307: Altera Design Flow for Xilinx Users)
【應(yīng)用筆記】一種PLD JTAG配置的嵌入式解決方案—JRunner驅(qū)動軟件(The JRunner Software Driver:An Embedded Solution for PLD JTAG Configuration)

pld視頻

FPGA教程（英文解說）
菜鳥學(xué)FPGA系列視頻

相關(guān)主題

CPLD　 PLD　 FPGA/CPLD　 CPLD/FPGA　 VHDL-CPLD　 FPGA/EPLD　 PLD/FPGA　 VHDL/CPLD　視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO　 EPLD　 FPGA/CPLD開發(fā)　可編程邏輯器件－－PLD　 DP-CPLD　 CPLD-JTAG接口　 CPLD-PCI接口　 CPLD／PPGA　 FBS-PLD　 CPLD/PPGA　

熱門主題

CPLD/PPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

<blockquote id="2weww"></blockquote>

<delect id="2weww"><dfn id="2weww"></dfn></delect>

<optgroup id="2weww"><li id="2weww"></li></optgroup>

<ul id="2weww"></ul>