polarfire? fpga 文章進(jìn)入polarfire? fpga技術(shù)社區(qū)

從FPGA的制程競賽看英特爾與Fabless的后續(xù)變化

　　在Altera宣布進(jìn)入采用英特爾的14奈米三閘極電晶體制程后，賽靈思(Xilinx)也不甘示弱，宣布進(jìn)入全新的產(chǎn)品線進(jìn)入臺積電(TSMC)20奈米的投片時程，并于今年第四季取得少量樣本，明年第一季正式進(jìn)入量產(chǎn)時程。　　然而，同樣也是采取臺積電的20奈米制程，Altera旗下的Arria10FPGA，則是在2014年初提供樣本販?zhǔn)郏瑔我耘_積電的20奈米制程的進(jìn)度上來說，Altera落后賽靈思約有一季的時間。但相對的，Altera在14奈米三閘極電晶體制程，向英特爾靠攏，將于今年提供測試晶片。就這方面
關(guān)鍵字： Altera FPGA

三原則助力FPGA系統(tǒng)設(shè)計

　　一.面積與速度的平衡互換原則　　這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。在實際設(shè)計中，使用最小的面積設(shè)計出最高的速度是每一個開發(fā)者追求的目標(biāo)，但是“魚和熊掌不可兼得”，取舍之間展示了一個開發(fā)者的智慧。　　1.速度換面積　　速度優(yōu)勢可以換取面積的節(jié)約。面積越小，就意味著可以用更低的成本來實現(xiàn)產(chǎn)品的功能。速度換面積的
關(guān)鍵字： FPGA DSP

避免下一個雄心勃勃的產(chǎn)品發(fā)布遭遇擱淺

工業(yè)、航空航天和國防系統(tǒng)中常見之 24V 至 28V 中間總線與新式數(shù)字處理器之輸入電源電壓之間不斷加大的差距帶來了設(shè)計風(fēng)險，有可能輕易導(dǎo)致系統(tǒng)故障、有毒煙霧甚至更加糟糕的火災(zāi)。
關(guān)鍵字：凌力爾特 FPGA

物聯(lián)網(wǎng)融合自動化推動高效生產(chǎn)模式變革

　　伴隨物聯(lián)網(wǎng)技術(shù)應(yīng)用的擴(kuò)展，工業(yè)生產(chǎn)與其結(jié)合的趨勢越發(fā)明顯，如今自動化生產(chǎn)模式與物聯(lián)網(wǎng)技術(shù)更有不斷融合的趨勢，或帶來更高效的生產(chǎn)模式變革。　　現(xiàn)代工業(yè)生產(chǎn)尤其是自動化生產(chǎn)過程中，要用各種傳感器來監(jiān)視和控制生產(chǎn)過程中的各個參數(shù)，使設(shè)備工作在正常狀態(tài)或最佳狀態(tài)，并使產(chǎn)品達(dá)到最好的質(zhì)量。因此可以說，沒有眾多的優(yōu)良的傳感器，現(xiàn)代化生產(chǎn)也就失去了基礎(chǔ)。　　專家表示自物聯(lián)網(wǎng)誕生以來，很多工業(yè)自動化業(yè)內(nèi)人士認(rèn)為物聯(lián)網(wǎng)將為工業(yè)自動化加速發(fā)展增加新的引擎，隨著物聯(lián)網(wǎng)與工業(yè)自動化的深度融合。　　目前物聯(lián)網(wǎng)與工業(yè)
關(guān)鍵字：物聯(lián)網(wǎng) FPGA SoC

美高森美發(fā)布System Builder設(shè)計工具

致力于提供低功耗、高安全性、高可靠性以及高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號：MSCC) 宣布SmartFusion?2 SoC FPGA用戶現(xiàn)在可以獲益于其新近發(fā)布的系統(tǒng)創(chuàng)建器(System Builder)設(shè)計工具。
關(guān)鍵字：美高森美 FPGA 嵌入式

ASIC設(shè)計服務(wù)何去何從？高端應(yīng)用和中國客戶是兩大關(guān)鍵詞

“Is ASIC dead ?”這是剛剛落下帷幕的2013“深圳(國際)集成電路創(chuàng)新與應(yīng)用展”(China IC Expo，簡稱CICE)上業(yè)界熱議的一個話題。的確，現(xiàn)如今FPGA越來越“強(qiáng)勢”，越來越多地將ARM核、MCU、DSP等融合進(jìn)來，在性能和功耗上對ASIC進(jìn)行全面圍堵。不只如此，當(dāng)硅制造技術(shù)進(jìn)入到28nm甚至更低節(jié)點時，芯片制造動輒上百萬美金的NRE費用也讓系統(tǒng)設(shè)計公司吃不消。
關(guān)鍵字：富士通 ASIC FPGA

美高森美推出高集成度IGLOO2拓寬FPGA產(chǎn)品組合

　美高森美公司(Microsemi Corporation) 現(xiàn)在宣布推出用于工業(yè)、商業(yè)、航空、國防、通信和安全應(yīng)用的IGLOO?2現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品。基于非易失性快閃技術(shù)的IGLOO2 FPGA器件具有最多的主流FPGA特性功能，包括通用輸入/輸出(GPIOs)、5G SERDES接口，以及現(xiàn)今市場上很多相似器件都提供的PCI Express? endpoint，并且具有業(yè)界唯一的高性能存儲器子系統(tǒng)。
關(guān)鍵字：美高森美 FPGA IGLOO2

國內(nèi)FPGA如何因地制宜探索FPGA研制與應(yīng)用發(fā)展新道路

　　歸納而言，國產(chǎn)FPGA產(chǎn)業(yè)化之路的主要挑戰(zhàn)仍然表現(xiàn)在專業(yè)人才缺、產(chǎn)業(yè)周期長、技術(shù)門檻高及投入資金大。加之其他外部因素，例如市場需求變化頻、整機(jī)研發(fā)周期短、芯片更新?lián)Q代快、產(chǎn)品成本控制低、配套生產(chǎn)能力弱、培育引導(dǎo)環(huán)境缺等因素，給國產(chǎn)FPGA的研制單位無形中增加了更大的壓力。　　國內(nèi)的FPGA廠商應(yīng)該因地制宜，在跟隨半導(dǎo)體工藝改進(jìn)步伐的同時，結(jié)合市場細(xì)分需求的變化，利用系統(tǒng)整合與設(shè)計服務(wù)的競爭優(yōu)勢，探索FPGA研制與應(yīng)用發(fā)展的新道路。　　面向細(xì)分的應(yīng)用市場，實現(xiàn)芯片級的整合理念，包括探討可
關(guān)鍵字： FPGA IP授權(quán)

整合高性能儀器和FPGA 實現(xiàn)最佳WLAN測量

在《下一代無線局域網(wǎng)》白皮書中已經(jīng)討論了最新的802.11標(biāo)準(zhǔn)存在的一些問題。眾所周知，測試工程師都想盡快找到測試該標(biāo)準(zhǔn)的測試設(shè)備。大多數(shù)測試工程師發(fā)現(xiàn)使用最佳性能的昂貴盒式儀器的傳統(tǒng)方法已經(jīng)無法適用于該情況。出現(xiàn)該問題的原因十分簡單：測試工程師急需各種資源，主要包括時間、預(yù)算和空間。
關(guān)鍵字： NI 測量 MIMO FPGA

基于Flash和JTAG的FPGA系統(tǒng)

基于Flash和JTAG的FPGA系統(tǒng), 引言針對需要切換多個FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來替代配置用PROM,用專門的ACE控制芯片完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下
關(guān)鍵字：系統(tǒng) FPGA JTAG Flash 基于

如何利用FPGA解決手持設(shè)備MPU的功耗問題

消費類手持設(shè)備市場正呈跳躍式發(fā)展。便攜式產(chǎn)品處理能力不斷增加，所支持的應(yīng)用越來越多；產(chǎn)品更新?lián)Q代速度加快...
關(guān)鍵字：手持設(shè)備 FPGA MPU

分?jǐn)?shù)階Fourier變換應(yīng)用于水聲通信及其FPGA實現(xiàn)

摘要：線性調(diào)頻信號瞬時頻率隨時間呈線性變化，其在分?jǐn)?shù)階傅里葉變換域中具有能量聚焦特性，利用這一特性，將分?jǐn)?shù)階傅立葉變換應(yīng)用于由LFM信號充當(dāng)信息載體的水聲通信體制中。研究表明：該應(yīng)用能夠提高系統(tǒng)的抗噪聲干擾、抗多徑干擾和頻率選擇性衰減的能力。并在FPGA上完成了該方法的實現(xiàn)，驗證了算法的可行性。
關(guān)鍵字： Fourier FPGA 水聲通信 201307

T-MMB系統(tǒng)中LDPC碼譯碼器的FPGA設(shè)計與實現(xiàn)

摘要：本文設(shè)計了一種符合手機(jī)電視T-MMB標(biāo)準(zhǔn)的信道譯碼解決方案，并進(jìn)行了MATLAB仿真和FPGA的實現(xiàn)。同時針對部分并行結(jié)構(gòu)的準(zhǔn)循環(huán)低密度校驗(QC-LDPC)碼譯碼器，提出了基于塊RAM的高效存儲方法。
關(guān)鍵字： LDPC FPGA 201307