rtl-to-gdsii 文章進(jìn)入rtl-to-gdsii技術(shù)社區(qū)

Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級(jí)產(chǎn)品

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司（納斯達(dá)克: CDNS），今天宣布推出Cadence® C-to-Silicon Compiler，這是一種高階綜合產(chǎn)品，能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級(jí)芯片IP的過(guò)程中，將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級(jí)模型之間的橋梁，它們通常是用C/C++ 和SystemC寫成的，而寄存器傳輸級(jí)（RTL）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對(duì)于開(kāi)發(fā)新型SoC和系統(tǒng)級(jí)IP，用于消費(fèi)電子、無(wú)
關(guān)鍵字： Cadence RTL SoC IP

　　全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴(kuò)IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開(kāi)發(fā)RTL-to-GDSII 45納米流程，滿足高級(jí)節(jié)點(diǎn)設(shè)計(jì)需要。該參考流程基于對(duì)應(yīng)Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來(lái)自Cadence的關(guān)鍵可制造性設(shè)計(jì)（De
關(guān)鍵字： CADENCE Common Platform ARM RTL-to-GDSII 低功耗

伴隨著現(xiàn)代大規(guī)模集成電路制造工藝的快速發(fā)展，設(shè)計(jì)工程師必需直面芯片制造過(guò)程中可能產(chǎn)生的物理缺陷?，F(xiàn)...
關(guān)鍵字：寄存器邏輯存儲(chǔ)器 RTL 接口掃描模擬

　　摘要：介紹EPSON公司最新推出的高精度時(shí)鐘芯片RTC-4553的功能與特點(diǎn)。包括內(nèi)部結(jié)構(gòu)及引腳、功能控制和單字節(jié)的讀程序。關(guān)鍵詞：?jiǎn)纹瑱C(jī) 時(shí)鐘芯片 RTC-4553 　　現(xiàn)在流行的串行時(shí)鐘芯片很多，如DS1302、DS1307、PCF8485等。這些芯片接口簡(jiǎn)單、價(jià)格低廉、使用方便，被廣泛地采用，但這些芯片都存在時(shí)鐘精度不高，易受環(huán)境影響，出現(xiàn)時(shí)鐘混亂等缺點(diǎn)。本文介紹一種EPSON公司最新推出的RTC-4553時(shí)鐘芯片。該芯片采用內(nèi)置晶振和獨(dú)特的數(shù)據(jù)方法，
關(guān)鍵字：時(shí)鐘芯片 RTL-4553 高精度 MCU和嵌入式微處理器

以CPLD為器件，采用VHDL語(yǔ)言，設(shè)計(jì)了51單片機(jī)與32位PCI總線以太網(wǎng)控制器RTL8029之間的接口邏輯，實(shí)現(xiàn)了8位單片機(jī)與3 2位以太網(wǎng)控制器之間的通信。
關(guān)鍵字： VHDL RTL 8位單片機(jī)