verilog-xl 文章 進入verilog-xl技術社區(qū)
Verilog數(shù)據(jù)類型
- 線網(wǎng)類型。 net type 表示 Verilog 結構化元件間的物理連線。它的值由驅動元件的值決定,例如連續(xù)賦值或門的輸出。如果沒有驅動元件連接到線網(wǎng),線網(wǎng)的缺省值為 z 。
- 關鍵字: Verilog 數(shù)據(jù)類型
基于FPGA實現(xiàn)CPCI數(shù)據(jù)通信
- 本文設計的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉換芯片PCI9054,通過Verilog HDL語言在FPGA中產(chǎn)生相應的控制信號,完成對數(shù)據(jù)的快速讀寫,從而實現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
- 關鍵字: CPCI協(xié)議轉換 Verilog FPGA
帶I2C接口的時鐘IP核設計與優(yōu)化
- 采用FPGA可編程邏輯器件和硬件描述語言Verilog實現(xiàn)了時鐘IP核數(shù)據(jù)傳輸、調時和鬧鈴等功能設計.在此基礎上,分析和討論IP核功能仿真和優(yōu)化的方法,并通過Modelsim仿真工具和Design Compile邏輯綜合優(yōu)化工具對設計進行仿真、綜合和優(yōu)化,證明了設計的可行性.
- 關鍵字: Verilog 時鐘IP核 Modelsim仿真
HDLC協(xié)議控制器的IP核方案及其實現(xiàn)
- 介紹了HDLC協(xié)議控制器的IP核方案及實現(xiàn)方法,分別對發(fā)送和接收模塊進行了分析,給出了仿真波形圖。該設計采用Verilog HDL語言進行描述,用ModelSim SE 6.0進行了功能仿真。
- 關鍵字: IP核 Verilog HDLC協(xié)議控制器
Verilog HDL基礎之:Verilog HDL語言簡介
- Verilog HDL是硬件描述語言的一種,用于數(shù)字電子系統(tǒng)設計。它允許設計者用它來進行各種級別的邏輯設計,可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
- 關鍵字: VerilogHDL VHDL Verilog-XL 華清遠見
verilog-xl介紹
您好,目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條,闡述對verilog-xl的理解,并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對verilog-xl的理解,并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473