x-jtag 文章進入x-jtag技術(shù)社區(qū)

基于DSP的室內(nèi)慣性導(dǎo)航系統(tǒng)設(shè)計

　　輪式遙控機器人已經(jīng)應(yīng)用在地震、火災(zāi)等一些危險的室內(nèi)區(qū)域進行救援和探測，或執(zhí)行反恐任務(wù)。由于在這些特殊的環(huán)境下存在諸多的未知因素，且室內(nèi)無GPS信號，人們不得不依靠先進的科學(xué)技術(shù)和儀器來獲取遙控機器人小車的導(dǎo)航信息。但是目前輪式運動小車主要采用的導(dǎo)航傳感方式有視覺、光電、超聲、里程計等，比較容易被外界環(huán)境干擾，不能滿足廣大市場的需求。　　但是慣性導(dǎo)航裝備安置在運載體內(nèi)，工作時不依賴外界信息，也不向外界輻射能量，不容易遭到滋擾，是一種自立式導(dǎo)航系統(tǒng)，優(yōu)于上述的導(dǎo)航傳感例子。并且近年來MEMS(微機電系
關(guān)鍵字： DSP JTAG

IJTAG互操作性可為芯片和電路板工程師創(chuàng)造巨大價值

　　IEEE 1687標準(即Internal JTAG，或簡稱為IJTAG)正在改變企業(yè)對互操作性的思維方式。例如，IJTAG互操作性在芯片級和電路板級都極具價值，因為可重復(fù)利用嵌入式儀器知識產(chǎn)權(quán)(IP)。而且，當(dāng)芯片級和板級IJTAG工具具有雙向或正反互操作性時，流程中的所有工具都會變得比自身更強大。這稱之為協(xié)同作用的力量。　　將板級和芯片級IJTAG工具交互應(yīng)用到復(fù)雜的系統(tǒng)設(shè)計意味著借助高級診斷來驗證設(shè)計，從而使設(shè)計師可以快速地在芯片或電路板上找出問題的根源。　　IJTAG的儀器網(wǎng)絡(luò) 　　
關(guān)鍵字： IEEE JTAG

基于SOPC的通用型JTAG調(diào)試器的設(shè)計

　　SOPC技術(shù)的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術(shù)，就是指用可編程技術(shù)將整個系統(tǒng)放在一塊硅片上。在傳統(tǒng)設(shè)計中電路級相互獨立的各個系統(tǒng)被集成到一塊FPGA芯片中。　　SOPC的可重用性是一種先進的設(shè)計思想。為了降低用戶的負擔(dān)，避免重復(fù)勞動，將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊，比如SDRAM控制器等，設(shè)計成可修改參數(shù)的模塊，用戶在設(shè)計系統(tǒng)時可以直接調(diào)用這些模塊。這些特定的功能模塊被稱為IPcore(知識產(chǎn)權(quán)核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風(fēng)險。　　本文利用
關(guān)鍵字： SOPC JTAG FPGA

基于JTAG的星型掃描接口的設(shè)計及其仿真

　　邊界掃描測試技術(shù)飛速發(fā)展，測試與調(diào)試功能不斷增強，硬件IP模塊向集成多個內(nèi)核方向發(fā)展，以往芯片中傳統(tǒng)的測試訪問端口(TAP)中嵌入單一的測試訪問端口控制器(TAPC)逐漸被系統(tǒng)芯片中嵌入多個TAPC所取代。為使單芯片中集成多TAPC的操作規(guī)范標準化，2009年提出的新的測試標準IEEE 1149.7。為解決系統(tǒng)集成復(fù)雜度越來越高所帶來的測試調(diào)試任務(wù)困難，標準規(guī)范了一種支持星型掃描功能的IEEE 1149.7測試訪問端口(在本文中稱為TAP.7接口)，其接口在原有的IEEE1149.1端口(JTAG)器
關(guān)鍵字： JTAG TAPC

基于Flash和JTAG接口的FPGA多配置系統(tǒng)

　　引言　　針對需要切換多個FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機軟件生成專用的ACE文件并下載到CF存儲卡中，上電后通過ACE控制芯片實現(xiàn)不同配置碼流間的切換[1]。　　System ACE的解決方案需要購買CF存儲卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費了更多空間，而且該方案只能實現(xiàn)最多8個配置文件的切換，在面對更多個配置
關(guān)鍵字： Flash JTAG FPGA

ARM菜鳥：JLINK與JTAG的區(qū)別

　　調(diào)試ARM，要遵循ARM的調(diào)試接口協(xié)議,JTAG就是其中的一種。當(dāng)仿真時，IAR、KEIL、ADS等都有一個公共的調(diào)試接口,RDI就是其中的一種，那么我們?nèi)绾瓮瓿蒖DI-->ARM調(diào)試協(xié)議(JTAG)的轉(zhuǎn)換呢?有以下兩種做法：　　1.在電腦上寫一個服務(wù)程序，把IAR、KEIL和ADS中的RDI命令解析成相關(guān)的JTAG協(xié)議，然后通后一個物理轉(zhuǎn)換接口(注意，這個轉(zhuǎn)換只是電氣物理層上的轉(zhuǎn)換，就像RS232那樣的作用)發(fā)送你的的目標板。H-JTAG就是這樣的。H-JTAG的硬件就僅是一個物理電平的
關(guān)鍵字： ARM JLINK JTAG

FPGA研發(fā)之道(16)-可測性設(shè)計—從大數(shù)據(jù)開始說起

　　當(dāng)下，最火的學(xué)問莫過于《大數(shù)據(jù)》，大數(shù)據(jù)的核心思想就是通過科學(xué)統(tǒng)計，實現(xiàn)對于社會、企業(yè)、個人的看似無規(guī)律可循的行為進行更深入和直觀的了解。FPGA的可測性也可以對FPGA內(nèi)部“小數(shù)據(jù)”的統(tǒng)計查詢，來實現(xiàn)對FPGA內(nèi)部BUG的探查。　　可測性設(shè)計對于FPGA設(shè)計來說，并不是什么高神莫測的學(xué)問。FPGA的可測性設(shè)計的目的在設(shè)計一開始，就考慮后續(xù)問題調(diào)試，問題定位等問題。要了解FPGA可測性設(shè)計，只不過要回答幾個問題，那就是：　　(1) 設(shè)計完成如何進行測試? 　　(2)
關(guān)鍵字： FPGA JTAG

FPGA研發(fā)之道(5)從零開始調(diào)試FPGA

　　“合抱之木，生于毫末;九層之臺，起于壘土;千里之行，始于足下。” 老子《道德經(jīng)》　　對于新手來說，如何上手調(diào)試FPGA是關(guān)鍵的一步。　　對于每一個新設(shè)計的FPGA板卡，也需要從零開始調(diào)試。　　那么如何開始調(diào)試? 　　下面介紹一種簡易的調(diào)試方法。　　(1) 至少設(shè)定一個輸入時鐘 input sys_clk; 　　(2) 設(shè)定輸出 output [N-1:0] led; 　　(3)設(shè)定32位計數(shù)器 reg [31:0] led_cnt; 　　(4) 時鐘驅(qū)動
關(guān)鍵字： FPGA JTAG CMOS

嵌入式軟件跟蹤信息嵌套緩存機制和解析機制的設(shè)計

　　引言　　嵌入式系統(tǒng)是當(dāng)今計算機軟件領(lǐng)域的熱點，實時性是嵌入式系統(tǒng)的基本要求。隨著嵌入式技術(shù)的不斷發(fā)展，在嵌入式應(yīng)用的不斷增長以及嵌入式系統(tǒng)復(fù)雜性不斷提高的情況下，調(diào)試階段在整個系統(tǒng)開發(fā)過程中所占的比重越來越大。調(diào)試環(huán)境和調(diào)試技術(shù)直接影響軟件開發(fā)的效率和質(zhì)量，高效的調(diào)試系統(tǒng)可以大大減少嵌入式系統(tǒng)開發(fā)的時間，減輕系統(tǒng)開發(fā)工作量。　　跟蹤調(diào)試系統(tǒng)主要有JTAG在線調(diào)試和運行時跟蹤調(diào)試兩種方式。JTAG在線調(diào)試在調(diào)試實時系統(tǒng)時有很大的局限性，如通過斷點查詢完參數(shù)后系統(tǒng)無法再按照正常時序運行，以及無法檢
關(guān)鍵字：嵌入式跟蹤調(diào)試系統(tǒng) JTAG

如何調(diào)試數(shù)字硬件設(shè)計

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：數(shù)字硬件 RTL 參數(shù)測試 JTAG

詳細講解JLINK與JTAG的幾大根本區(qū)別

調(diào)試ARM，要遵循arm的調(diào)試接口協(xié)議，JTAG就是其中的一種。當(dāng)仿真時，IAR、KEIL、ADS等都有一個公共的調(diào)試接口，RDI...
關(guān)鍵字： JLINK JTAG

嵌入式系統(tǒng)基礎(chǔ)之：實驗內(nèi)容——使用JTAG燒寫Nand Flash

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： JTAG NANDFlash 嵌入式系統(tǒng)

嵌入式系統(tǒng)基礎(chǔ)之：嵌入式軟件開發(fā)流程

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：嵌入式軟件交叉編譯交叉調(diào)試嵌入式系統(tǒng) JTAG

基于Flash和JTAG的FPGA系統(tǒng)

基于Flash和JTAG的FPGA系統(tǒng), 引言針對需要切換多個FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲卡來替代配置用PROM,用專門的ACE控制芯片完成CF卡的讀寫，上位機軟件生成專用的ACE文件并下
關(guān)鍵字：系統(tǒng) FPGA JTAG Flash 基于

ARM菜鳥：JLINK與JTAG的區(qū)別

調(diào)試ARM，要遵循ARM的調(diào)試接口協(xié)議,JTAG就是其中的一種。當(dāng)仿真時，IAR、KEIL、ADS等都有一個公共的調(diào)試接口,RDI就是其中的一種，那么我們?nèi)绾瓮瓿蒖DI-->ARM調(diào)試協(xié)議(JTAG)的轉(zhuǎn)換呢?有以下兩種做法：1.在電腦上寫一個
關(guān)鍵字：區(qū)別 JTAG JLINK 菜鳥 ARM