VHDL-AMS

　　即IEEE 1076.1標(biāo)準(zhǔn)。 　　VHDL-AMS是VHDL的一個(gè)分支，它支持模擬、數(shù)字、數(shù)模混合電路系統(tǒng)的建模與仿真。 　　http://www.eda.org/vhdl-ams/ 　　Verilog-AM...... [查看詳細(xì)]