經(jīng)過數(shù)十年發(fā)展，半導(dǎo)體工藝制程已逐漸逼近亞納米物理極限，傳統(tǒng)硅基集成電路難以依靠進(jìn)一步縮小晶體管面內(nèi)尺寸來(lái)延續(xù)摩爾定律。發(fā)展垂直架構(gòu)的多層互連CMOS邏輯電路以實(shí)現(xiàn)三維集成技術(shù)的突破，已成為國(guó)際半導(dǎo)體領(lǐng)域積極探尋的新方向。

由于硅基晶體管的現(xiàn)代工藝采用單晶硅表面離子注入的方式，難以實(shí)現(xiàn)在一層離子注入的單晶硅上方再次生長(zhǎng)或轉(zhuǎn)移單晶硅。雖然可以通過三維空間連接電極、芯粒等方式提高集成度，但是關(guān)鍵的晶體管始終被限制在集成電路最底層，無(wú)法獲得厚度方向的自由度。新材料或顛覆性原理因此成為備受關(guān)注的重要突破點(diǎn)。

近日，中國(guó)科學(xué)院大學(xué)教授周武課題組與山西大學(xué)教授韓拯課題組、遼寧材料實(shí)驗(yàn)室副研究員王漢文課題組、中山大學(xué)教授侯仰龍課題組、中國(guó)科學(xué)院金屬研究所研究員李秀艷課題組等合作，提出了一種全新的基于界面耦合的p型摻雜二維半導(dǎo)體方法。

該方法采用界面效應(yīng)的顛覆性路線，工藝簡(jiǎn)單、效果穩(wěn)定，并且可以有效保持二維半導(dǎo)體本征的優(yōu)異性能。在此基礎(chǔ)上，該研究團(tuán)隊(duì)利用垂直堆疊的方式制備了由14層范德華材料組成、包含4個(gè)晶體管的互補(bǔ)型邏輯門NAND以及SRAM等器件

據(jù)“ 中國(guó)科學(xué)院大學(xué)”介紹，該研究成果打破了硅基邏輯電路的底層“封印”，基于量子效應(yīng)獲得了三維（3D）垂直集成多層互補(bǔ)型晶體管電路，為后摩爾時(shí)代未來(lái)二維半導(dǎo)體器件的發(fā)展提供了思路。目前，該項(xiàng)由中國(guó)科學(xué)家主導(dǎo)的半導(dǎo)體領(lǐng)域新成果登上《自然》雜志。