日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數(shù)字信號處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構，該架構在業(yè)界性能最高的 CPU 中同時集成了定點和浮點功能。TI 全新的多內核 SoC 運行頻率高達 1.2GHz，引擎性能高達 256 GMACS 和 128 GFLOPS，與市場中現(xiàn)有的解決方案相比，能夠實現(xiàn) 5 倍的性能提升，從而可為廠商加速無線基站、媒體網關以及視頻基礎架構設備等基礎局端產品的開發(fā)提供通用平臺。

　　知名的技術分析公司 BDTI 在其《InsideDSP》通訊中指出：“只要 TI 能成功實現(xiàn)性能方面的預期目標，則必將提升主流 DSP 的性能水平。TI 進一步致力于提供多內核編程開發(fā)技術和環(huán)境的決定性舉措，將使其在易用性方面比其他 DSP 處理器廠商更具優(yōu)勢。”

　　主要特性與優(yōu)勢：

　　· 創(chuàng)新型 SoC 架構中的多個高性能 DSP 可實現(xiàn)高達 1.2GHz 的工作頻率;

　　· 每個 DSP 內核均集成定點與浮點處理功能，完美地結合了易用性和無與倫比的信號處理性能;

　　· 性能穩(wěn)健的工具套件、專用軟件庫和平臺軟件有助于縮短開發(fā)周期，提高調試與分析的效率;

　　· 與其他 SoC 相比，每個內核的 DMA 能力增強 5 倍、存儲器容量提高 2 倍，能夠確保為客戶提供高度穩(wěn)健的應用性能;

　　· 豐富的產品系列包括了各種器件，如適用于無線基站的四核器件，以及適用于媒體網關與網絡應用的八核器件;

　　· TI 多核導航器 (Multicore Navigator) 支持內核與存儲器存取之間的直接通信，從而解放外設存取，充分釋放多核性能;

　　· 片上交換架構——TeraNet 2 的速度高達每秒 2 兆兆位，可為所有 SoC 組成部分提供高帶寬和低時延互連;

　　· 多核共享存儲器控制器可加快片上及外接存儲器存取速度;

　　· 高性能 1 層、2 層與網絡協(xié)處理器。

　　TI 通信基礎局端業(yè)務部總經理 Brian Glinsman 指出：“通信基礎局端設備制造商對實現(xiàn)產品差異化以及突破單個產品組合實現(xiàn)創(chuàng)新有著非常具體的要求。毋庸置疑，TI 能通過推出新平臺為客戶提供可滿足其未來多年需求的‘智能化設計方案’。利用這一全新的多內核架構，我們不光簡單地提高每個平臺上的內核數(shù)量，而是通過顯著加強 DSP 性能、采用全新系列的協(xié)處理器以及更低功耗來提升整體性能，從而不斷超越自我，以突破摩爾定律的速度推進發(fā)展。”

　　供貨情況

　　新型的多內核產品系列預計將于 2010 年下半年開始提供樣片。