引言

　　即使擁有簡(jiǎn)單易用的器件配合，但有時(shí)候仍然很難單憑計(jì)算去預(yù)計(jì)控制環(huán)路的穩(wěn)定性。然而，有一個(gè)簡(jiǎn)單的方法可以在無(wú)需使用昂貴的網(wǎng)絡(luò)分析儀下，計(jì)算出任何開關(guān)電源的0dB交叉頻率及相位裕度。下面，我們將解釋設(shè)立測(cè)試電路的方法，以及除了負(fù)載瞬態(tài)測(cè)試外，還有什么方法可更深入了解某設(shè)計(jì)的控制環(huán)路穩(wěn)定性。

　　負(fù)載點(diǎn)穩(wěn)壓器的特性

　　一般的負(fù)載點(diǎn)電壓調(diào)節(jié)都會(huì)把諸如是5V的低輸入電壓降低至2.5V、1.8V、1.1V或甚至更低的輸出電壓，而不少要求低輸入電壓的應(yīng)用均傾向使用大電流。FPGA及ASIC這兩種電路是設(shè)有負(fù)載點(diǎn)穩(wěn)壓器的典型電源負(fù)載的例子，它們均具有特殊的電源管理要求，尤其是高性能的FPGA，一般均要求多個(gè)電源軌，例如芯核和輸入/輸出需要兩個(gè)電源軌是很常見的情況?？墒?，有些FPGA需要的電源軌數(shù)量更多，其真正的電流要求則視FPGA的實(shí)際用途而定。對(duì)于某些FPGA來(lái)說(shuō)，其他需要注意的地方包括供電電壓的單調(diào)啟動(dòng)及各電源軌的上電定序。

　　基于以上的要求，單靠一個(gè)電源管理電路實(shí)不足擔(dān)當(dāng)FPGA或類似負(fù)載的負(fù)載點(diǎn)電源。美國(guó)國(guó)家半導(dǎo)體的LM20000負(fù)載點(diǎn)穩(wěn)壓器系列具備各種規(guī)格，能夠在設(shè)計(jì)過(guò)程中互相替換。假如FPGA的最終代碼在開發(fā)期間被修改或被要求需要更大的電流時(shí)，可以改用LM20000系列中具備更大電流額定的成員，而此期間無(wú)需再花時(shí)間重新設(shè)計(jì)，因?yàn)橄盗兄兴谐蓡T的特性均相互近似。假如一個(gè)系統(tǒng)采用多個(gè)不同的開關(guān)頻率，便很容易產(chǎn)生諸如差拍現(xiàn)象等頻率問(wèn)題，而通過(guò)將多個(gè)負(fù)載點(diǎn)穩(wěn)壓器同步化便可解決這一問(wèn)題。這些穩(wěn)壓器將會(huì)起動(dòng)進(jìn)入一個(gè)具備單調(diào)斜波特性的預(yù)偏置負(fù)載，以防止出現(xiàn)某些FPGA或ASIC的鎖存或類似行為。配合軟啟動(dòng)及追蹤功能，便能夠根據(jù)個(gè)別FPGA或ASIC的類型來(lái)緊密控制起動(dòng)。圖1所示為一個(gè)典型的大電流負(fù)載點(diǎn)電源的例子。由于電源管理電路內(nèi)同時(shí)包含了高邊及低邊功率晶體管，因此只需選用少量的外置元件及進(jìn)行簡(jiǎn)單的優(yōu)化程序便可。