賽普拉斯半導(dǎo)體公司日前推出其PSoC® 3架構(gòu)的一個(gè)新產(chǎn)品系列。該系列是專門為需要可編程數(shù)字外設(shè)的應(yīng)用而優(yōu)化的。新的CY8C32xxx可編程數(shù)字PSoC3系列可允許集成諸如PWM、定時(shí)器、計(jì)數(shù)器、UART、膠合邏輯以及狀態(tài)機(jī)等數(shù)字外設(shè)。此外，該系列還提供可以定制的數(shù)字功能和接口，通過將傳統(tǒng)CPU功能轉(zhuǎn)移到可編程數(shù)字邏輯，還可以降低系統(tǒng)功耗。

　　CY8C32xxx器件可適用于很多應(yīng)用，包括接口橋接、I/O擴(kuò)展、上電順序控制和外設(shè)控制。這些應(yīng)用對于通訊設(shè)備、服務(wù)器和馬達(dá)控制等終端市場來說是很常見的。這一可編程數(shù)字系列產(chǎn)品目前正在與其他三個(gè)PSoC3產(chǎn)品系列一起出樣。這三個(gè)系列是：CY8C38xxx精確模擬系列、CY8C36xxx性能模擬系列和CY8C34xxx簡化模擬系列。

　　新的CY8C32xxx系列產(chǎn)品包含最多可達(dá)24個(gè)通用數(shù)字模塊(UDB)，每個(gè)都由非專用邏輯(PLD)、解構(gòu)邏輯(8-bit數(shù)據(jù)通道)和通往其他UDB、I/O或外設(shè)的靈活通路構(gòu)成。UDB可以通過一個(gè)預(yù)先設(shè)定好的大型數(shù)字外設(shè)庫進(jìn)行編程，也可以用Verilog代碼進(jìn)行客戶化定制，實(shí)現(xiàn)特別的功能和接口，而以往要實(shí)現(xiàn)這些則需要一個(gè)低功耗CPLD來完成。

　　PSoC Creator™集成設(shè)計(jì)環(huán)境(IDE)可將編程和定制工作簡化。PSoC Creator提供經(jīng)過完整測試、預(yù)先打包好的模擬和數(shù)字外設(shè)，可通過直觀的用戶向?qū)Ш虯PI進(jìn)行定制，以便滿足特殊設(shè)計(jì)要求。欲了解更多關(guān)于PSoC Creator的信息，或免費(fèi)下載該軟件，請?jiān)L問如下網(wǎng)址：www.cypress.com/go/psoccreator。

　　另外，CY8C32xxx系列產(chǎn)品還包含了基本的模擬外設(shè)，例如12-bit Delta-Sigma ADC，內(nèi)部電壓參考、兩個(gè)比較器和一個(gè)8-bitDAC，從而可以方便地與模擬信號接駁。新型CY8C32xxx器件擴(kuò)展了PSoC3架構(gòu)，由一個(gè)高性能8-bit 8051處理器驅(qū)動，一共擁有如下所示四個(gè)系列的產(chǎn)品，分別針對不同的市場應(yīng)用：

　　· CY8C38xxx精確模擬PSoC3系列，擁有一個(gè)20-bit delta-sigma ADC, 4個(gè) DAC, 4個(gè)可編程模擬模塊和一個(gè)數(shù)字濾波器模塊。

　　· CY8C36xxx性能模擬PSoC3系列，擁有一個(gè)12-bit delta-sigma ADC, 4個(gè) DAC, 4個(gè)可編程模擬模塊和一個(gè)數(shù)字濾波器模塊。

　　· CY8C34xxx簡化模擬系列，擁有一個(gè)12-bit delta-sigma ADC, 2個(gè) DAC, 2個(gè)可編程模擬模塊。

　　· CY8C32xxx可編程數(shù)字PSoC3系列，擁有最多24個(gè) UDB, 一個(gè)12-bit delta-sigma ADC和兩個(gè)比較器。

　　欲了解更多關(guān)于所有這四個(gè)PSoC3系列產(chǎn)品的信息，請?jiān)L問如下網(wǎng)址：www.cypress.com/psoc3，或通過賽普拉斯的新器件選擇工具進(jìn)行查看：www.cypress.com/go/PSoCePSG。

　　賽普拉斯PSoC3平臺產(chǎn)品經(jīng)理Jim Davis說：“新的CY8C32xxx及其基于可編程邏輯的數(shù)字資源對于接口和外設(shè)控制應(yīng)用來說是理想的選擇。這些器件充分顯示了我們獨(dú)有的、基于PLD的低功耗通用數(shù)字模塊的靈活性和集成度優(yōu)勢。”

　　UDB可以用于實(shí)現(xiàn)混合功能MCU所欠缺的功能，例如在單一器件內(nèi)實(shí)現(xiàn)52個(gè)PWM，同時(shí)還使用更少的通訊接口。以往這些都需要一個(gè)低功耗CPLD或定制的ASIC來實(shí)現(xiàn)。UDB的硬件能在PSoC3架構(gòu)內(nèi)實(shí)現(xiàn)分布式處理，從而減輕了CPU的負(fù)擔(dān)，并且能比傳統(tǒng)的MCU解決方案提供更快的反應(yīng)時(shí)間。分布式處理在CPU密集型外設(shè)控制應(yīng)用(例如馬達(dá)控制)中，具有功耗和性能方面的優(yōu)勢。