東芝在荷蘭阿斯麥(ASML)公司于2010年11月18日在東京舉行的“ASML/Brion Computational Lithography Seminar 2010”會議上，展望了引進EUV(超紫外線)曝光技術進行量產的前景。東芝統管光刻技術開發(fā)的東木達彥表示“即將采用EUV曝光技術量產(NAND閃存)”。不過，從曝光裝置及曝光光刻膠等外圍技術的開發(fā)進展情況來看，“EUV曝光技術可能要配合使用間隙壁工藝才能支持1Xnm工藝”(東木)。間隙壁工藝是雙圖案化(Double Patterning)技術之一，東芝目前正在采用這種工藝量產基于浸沒ArF曝光技術的NAND閃存。

　　東木首先表示，“雖然我們原本打算從(東芝2009年實現量產的)32nm工藝開始引進EUV曝光技術，但現在卻不得不采用基于浸沒ArF 曝光技術的間隙壁工藝。盡管有人提出了將該技術的使用范圍擴大至(東芝預定于2012年前后量產的)1Xnm工藝的方案，但因制造工藝非常復雜，成本大幅上漲將不可避免”。

　　東木以工藝周期為例，介紹了采用雙圖案化技術時成本是如何上漲的。他表示，要采用雙圖案化技術制造半導體，“需要約100個制程，總周期需要50～60天。要支持2X～1Xnm工藝的話，還需要優(yōu)化曝光的外圍工藝等，再加上掩模圖案補正(OPC)時間等，所需時間驚人”。據東木介紹，如果采用EUV曝光技術，就能將工藝周期縮短至數天。在半導體制造過程中，“推遲一天就會導致5億日元左右的機會損失?？紤]到這一點，盡快啟動基于EUV曝光技術的量產十分重要”。

　　東木列舉了引進EUV曝光技術進行量產時面臨的4個技術課題，分別為(1)提高光源輸出功率;(2)解決掩模缺陷問題;(3)確立計算機光刻(computational lithography)等可改善曝光光學特性的技術;(4)改善曝光光刻膠的特性。據東木介紹，其中的最大課題是如何提高曝光光刻膠的特性。“光刻膠的開發(fā)進展情況預示著EUV曝光技術的未來”(東木)?；诂F行曝光光刻膠的制造工藝“將在20nm附近達到分辨率極限。要獲得超過這一界限的分辨率，需要快速提高曝光光刻膠的特性”(東木)。

　　要提高EUV曝光技術的分辨率，今后除了改善曝光光刻膠的特性之外，還需要提高曝光裝置的NA以及利用off-axis照明等。從這些技術的開發(fā)進展情況來看，“可能EUV也無法實現一次曝光，必須同時采用間隙壁工藝”(東木)。關于東芝針對這種情況而采取的措施，東木介紹了通過結合使用 EUV曝光技術與間隙壁工藝實現14nm半間距圖案的成果。他由此認為，“EUV曝光技術與間隙壁工藝為互補關系。需要進一步完善(以間隙壁工藝為代表的)雙圖案化技術，為迎接即將到來的EUV曝光時代作好準備”。