全球高性能模擬混合信號(hào)半導(dǎo)體設(shè)計(jì)和制造領(lǐng)導(dǎo)廠商Intersil公司2010年8月4日宣布， 推出全新8 位、10 位、12 位500MSPS模數(shù)轉(zhuǎn)換器系列。12 位的ISLA112P50 IRZ 500MSPS 模數(shù)轉(zhuǎn)換器作為該系列的領(lǐng)銜產(chǎn)品，其功耗僅為468 毫瓦，比所有12 位500MSPS ADC 同類(lèi)競(jìng)爭(zhēng)產(chǎn)品都低5 倍。

　　由于在采用ISLA112P50后，系統(tǒng)功耗會(huì)大幅降低，因此系統(tǒng)設(shè)計(jì)人員能夠在單個(gè)系統(tǒng)中集成多個(gè) ADC，而且不會(huì)出現(xiàn)高性能 ADC 常見(jiàn)的散熱問(wèn)題。此外，ISLA112P50 的低功耗還能夠在不影響性能的情況下有助于延長(zhǎng)電池使用壽命，從而讓便攜式或電池供電應(yīng)用領(lǐng)域的設(shè)計(jì)人員受益匪淺。

　　ISLA112P50 是Intersil不斷擴(kuò)展的高性能、低功耗ADC系列中的最新產(chǎn)品，采用了Intersil 標(biāo)準(zhǔn)CMOS工藝的專(zhuān)有FemtoCharge 技術(shù)，并專(zhuān)門(mén)針對(duì)寬帶通信、雷達(dá)、激光探測(cè)及測(cè)距系統(tǒng) (LIDAR) 以及數(shù)據(jù)采集系統(tǒng)而開(kāi)發(fā)。ISLA112P50 采用一對(duì)時(shí)序交錯(cuò)式250MSPS單元A/D生成 500MSPS 的采樣率。此外，該款I(lǐng)C還采用了Intersil Interleave Engine (I2E) 專(zhuān)利技術(shù)，可對(duì)偏移、增益以及單元A/D之間采樣時(shí)間失配進(jìn)行自動(dòng)精密校正以確保高性能。

　　該模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能與規(guī)范是高端數(shù)據(jù)采集系統(tǒng)等目標(biāo)應(yīng)用的最佳選擇。模擬輸入帶寬為 1.15GHz。輸入頻率為 190MHz 時(shí)，信噪比為65.8dBFS，SFDR 為80dBc。該產(chǎn)品還融合了打盹/休眠模式，數(shù)字輸出數(shù)據(jù)采用LVDS或CMOS格式，從而提高了設(shè)計(jì)靈活性。

　　同步時(shí)鐘分頻器復(fù)位協(xié)助多器件的時(shí)間校準(zhǔn)，支持板級(jí)交錯(cuò)或同步采樣，這對(duì)某些系統(tǒng)而言是一項(xiàng)非常重要的特性。A/D 輸入時(shí)鐘指定的最小/最大接口時(shí)序可以使設(shè)計(jì)人員收斂時(shí)序，并選擇性?xún)r(jià)比最高的FPGA來(lái)滿足時(shí)序要求，從而提高系統(tǒng)可靠性。

　　此外，ISLA112P50 還能用串行外設(shè)接口端口進(jìn)行輕松配置，其能控制交錯(cuò)式校正電路，進(jìn)而讓系統(tǒng)發(fā)出持續(xù)的校準(zhǔn)命令并配置動(dòng)態(tài)參數(shù)。

　　12 位ISLA112P50也是引腳兼容的轉(zhuǎn)換器系列中的一員，該系列產(chǎn)品包括10位ISLA110P50和8位ISLA118P50。這些產(chǎn)品均采用僅為10x10mm的小型72引腳QFN封裝，與同類(lèi)競(jìng)爭(zhēng)產(chǎn)品相比，封裝尺寸縮減了49% 到77%。