基于PSoC5 UDB的DMA傳輸
加入技術(shù)交流群
2), DMA配置
本文引用地址：http://cafeforensic.com/article/131359.htmDMA配置成從datapath的FIFO處搬運(yùn)數(shù)據(jù)到SRAM中，F(xiàn)IFO滿標(biāo)志邊沿觸發(fā)。采用burst模式，每次burst 4個(gè)字節(jié)數(shù)據(jù)，4個(gè)DMA的配置相同。唯一要注意的是DMA的源地址和目的地址采用32位模式，并且分高16位和低16位，在PSoC5中datapath FIFO和SRAM不在同一個(gè)地址區(qū)，所以其高16位地址(圖9的Base Addr)也不相同，要分別配置，如下圖9所示：
圖9， DMA地址和burst配置
3), 在Creator中的原理圖
將FIFO_8模塊和DMA模塊結(jié)合起來，用datapath FIFO的滿標(biāo)志連接DMA的drq引腳，其原理圖如圖10所示：
圖10， DMA傳輸原理圖
經(jīng)測試，該方案能穩(wěn)定的從外部采集數(shù)據(jù)并保存在SRAM中，當(dāng)PSoC5的BUS_CLK為63MHz時(shí)其數(shù)據(jù)傳輸速度可達(dá)15MHz。
評(píng)論