Altera公司 (Nasdaq: ALTR) 日前宣布，推出Quartus^® II軟件12.1版——在CPLD、FPGA、SoC FPGA和HardCopy^® ASIC設計方面，性能和效能在業(yè)界首屈一指的設計套裝軟件。這一最新版軟件進一步簡化傳統(tǒng)的硬件開發(fā)任務，增強了Quartus II軟件的高級設計環(huán)境，因此，用戶提高了效能，同時全面受益于Altera器件的各種前沿功能。Quartus II軟件12.1版含有面向OpenCL的SDK™，增強了對高級設計流程的支持，而且還增強Qsys系統(tǒng)集成工具以及基于DSP Builder模型的設計環(huán)境。這一最新版軟件包括多種增強特性，例如部分重新配置設計流程，新的知識產(chǎn)權(IP)內核等，還擴展了對28 nm FPGA和SoC FPGA的支持。這些增強特性進一步支持客戶使用Altera^®器件快速進行設計開發(fā)，推出的產(chǎn)品迅速面市?！　?/p>本文引用地址：http://cafeforensic.com/article/139097.htm

　　采用高級設計工具加速系統(tǒng)開發(fā)

　　Altera提供的高級設計工具包括系統(tǒng)級基于C、基于IP以及基于模型的設計輸入系統(tǒng)。這些工具支持并簡化了當今高級可編程系統(tǒng)的開發(fā)，這包括，CPU內核、數(shù)字信號處理(DSP)模塊以及多個IP子系統(tǒng)。增加了面向OpenCL的SDK，熟悉C語言的系統(tǒng)開發(fā)人員和編程人員能夠使用開放高級編程語言，迅速方便的開發(fā)高性能、高功效、基于FPGA的應用。面向OpenCL的SDK減小了硬件設計的復雜度，支持熟悉C語言的軟件編程人員面向FPGA進行開發(fā)。

　　對于Altera Qsys系統(tǒng)集成工具和DSP Builder工具的提升，進一步增強用戶的設計效能，提高系統(tǒng)性能。Qsys功能進行了擴展，支持業(yè)界標準ARM^® AXI3和AXI4協(xié)議，DSP Builder現(xiàn)在擴展支持7種不同的浮點精度，包括，IEEE 754半精度、單精度和雙精度。最新版Quartus II軟件進一步簡化系統(tǒng)設計，包括支持高速芯片至芯片數(shù)據(jù)包傳送的100G Interlaken IP內核，以及支持視頻處理應用的視頻蹤跡監(jiān)視IP新內核。

　　Altera的DSP和IP市場軟件總監(jiān)Alex Grbic評論說：“通過硅片融合，F(xiàn)PGA集成了越來越多的功能，Altera開發(fā)工具支持OpenCL等更高層的設計抽象，極大的增強了設計人員的效能。Altera一直積極為客戶交付業(yè)界領先的開發(fā)工具和IP，幫助他們以最快的方式將構思在系統(tǒng)中實現(xiàn)。”

　　Quartus II軟件12.1版包含了首次發(fā)布的Altera面向Stratix^® V FPGA新的部分重新配置設計流程。通過重新配置功能，在FPGA設計其他部分還在運行時，能夠靈活的隨時改變器件的內核功能。設計人員將不同的功能存儲在外部存儲器中，需要時將其裝入到FPGA中，使得客戶能夠在系統(tǒng)中使用更小的FPGA，節(jié)省了電路板面積，降低功耗。

　　12.1版Quartus II軟件還含有多種增強功能，包括對新器件的支持。這一版本軟件支持新的28 nm Stratix V、Arria^® V以及Cyclone^® V FPGA和SoC FPGA，包括，對Arria V GZ FPGA的全面支持。