摘要：異構(gòu)雙核SoC采用SPARC V8處理器加專用DSP的架構(gòu)，根據(jù)其應(yīng)用特點(diǎn)，設(shè)計(jì)了SPARC V8處理器與專用DSP之間互斥通訊機(jī)制。并完成了SPARC V8處理器的狀態(tài)控制設(shè)計(jì)與優(yōu)化、外部存儲(chǔ)控制器的接口優(yōu)化設(shè)計(jì)，以及SoC的整體功能驗(yàn)證。FPGA實(shí)驗(yàn)結(jié)果表明，異構(gòu)雙核SoC功能正確可靠，有效地提高了系統(tǒng)的效能比。

　　引言

　　從開(kāi)發(fā)并行性的級(jí)別來(lái)看，指令級(jí)并行是一種普遍存在于各類程序中的細(xì)粒度并行性，隨著片上集成度的不斷提高，再增加動(dòng)態(tài)指令窗口的體積和發(fā)射寬度將無(wú)助于高主頻的實(shí)現(xiàn)，開(kāi)發(fā)更高的ILP，以獲得整體性能的提升所需的硬件設(shè)計(jì)和驗(yàn)證開(kāi)銷已很難承受。單芯片多處理器(CMP)是近年來(lái)微處理器體系結(jié)構(gòu)研究的熱點(diǎn)之一，它很好地解決了硬件設(shè)計(jì)和驗(yàn)證復(fù)雜度提高的問(wèn)題。在一些特殊應(yīng)用領(lǐng)域使用通用的RSIC處理器來(lái)完成，需要較高的性能才能達(dá)到其基本要求，系統(tǒng)的效能比很低。如果采用RSIC核加專用DSP核的異構(gòu)雙核結(jié)構(gòu)，普通控制部分由RSIC核實(shí)現(xiàn)，特殊功能部分能夠采用專用的DSP來(lái)實(shí)現(xiàn)，可有效地提高系統(tǒng)的效能比，可明顯提升系統(tǒng)性能，同時(shí)有效降低整個(gè)系統(tǒng)的功耗。

　　異構(gòu)雙核SoC設(shè)計(jì)與實(shí)現(xiàn)

　　異構(gòu)雙核SoC結(jié)構(gòu)

　　根據(jù)彈載測(cè)控系統(tǒng)的應(yīng)用特點(diǎn)，采用RSIC處理器核加梯形圖解算專用DSP的異構(gòu)雙核結(jié)構(gòu)設(shè)計(jì)了SoC，如圖1所示。RSIC處理器核主要完成控制功能，負(fù)責(zé)系統(tǒng)的啟動(dòng)，主程序的運(yùn)行，狀態(tài)的查詢與傳輸，功能塊的運(yùn)算，以及中斷的處理。專用DSP核主要完成梯形圖的解算、IO狀態(tài)表的刷新等工作?！　?/p>

 

　　RSIC處理器核采用經(jīng)過(guò)多款芯片驗(yàn)證的SPARC V8處理器核。處理器系統(tǒng)由整數(shù)處理單元、浮點(diǎn)處理單元、Cache子系統(tǒng)、中斷控制器、串口、定時(shí)器、看門(mén)狗、調(diào)試支持單元DSU等組成。在32KB指令Cache、16KB數(shù)據(jù)cache的配置下，采用Dhrystone2.1得出的運(yùn)算性能可以達(dá)到0.86MIPS/MHz。

　　DSP核采用PLC梯形圖解算系統(tǒng)，該系統(tǒng)包含了HLS解算單元、定時(shí)器、串口、地址譯碼單元、PTO、PWM、SPI等模塊構(gòu)成。

　　SoC運(yùn)行方式

　　異構(gòu)雙核SoC的主要運(yùn)行方式如圖2所示，主程序在SPARC V8處理器中運(yùn)行，對(duì)整個(gè)系統(tǒng)進(jìn)行初始化操作，然后進(jìn)入主程序，根據(jù)啟動(dòng)策略配置進(jìn)行相應(yīng)的模塊初始化，接著進(jìn)入無(wú)限循環(huán)調(diào)度程序。在無(wú)限循環(huán)調(diào)度程序中，判斷是否運(yùn)行專用DSP;如果運(yùn)行專用DSP，則暫停SPARC V8處理器的運(yùn)行，將總線控制權(quán)交給專用DSP完成PLC掃描程序的運(yùn)行、IO狀態(tài)的刷新、特殊功能處理，專用DSP完成一次順序掃描后將控制權(quán)交還SPARC V8處理器，SPARC V8處理器接著完成相應(yīng)的通信處理，按IO映射表更新外部狀態(tài);如果不運(yùn)行專用DSP，SPARC V8處理器直接執(zhí)行IO映射及相應(yīng)的通信處理，按IO映射表更新外部狀態(tài)，然后重新判斷是否運(yùn)行專用DSP，進(jìn)行下一次循環(huán)?！　?/p>