在嵌入式系統(tǒng)中，NOR閃存一直以來(lái)仍然是較受青睞的非易失性內(nèi)存，NOR器件的低延時(shí)特性可以接受代碼執(zhí)行和數(shù)據(jù)存儲(chǔ)在一個(gè)單一的產(chǎn)品。雖然NAND記憶體已成為許多高密度應(yīng)用的首選解決方案，但NOR仍然是低密度解決方案的首選之一。

未來(lái)閃存產(chǎn)品具有快速發(fā)展的趨勢(shì)，可以發(fā)現(xiàn)，閃存產(chǎn)品從低密度、低性能、低功能的發(fā)展特點(diǎn)轉(zhuǎn)變?yōu)楦呙芏?、高性能、高功能的發(fā)展特點(diǎn)。Spansion的NOR閃存廣泛運(yùn)用于汽車電子、醫(yī)療設(shè)備、通訊設(shè)備、機(jī)頂盒等。

SPI Flash特性

SPI串行結(jié)構(gòu)的EEPROM最早出現(xiàn)于20世紀(jì)80年代中期，由摩托羅拉在其MC68HC系列中首先引入，MicroWire是由國(guó)半制定的總線標(biāo)準(zhǔn)，它和SPI非常相似，只是MicroWire的時(shí)鐘極性CPOL和時(shí)鐘相位CPHA是固定的，均為0。I2C也是出現(xiàn)在80年代，由Philips制定，它通過(guò)一條數(shù)據(jù)線和一條時(shí)鐘線實(shí)現(xiàn)半雙工通信，I2C總線接口實(shí)現(xiàn)了最簡(jiǎn)單的總線接口方式。三種標(biāo)準(zhǔn)如圖1所示。

SPI和MicroWire很相近，速度非?？欤以谠O(shè)計(jì)中無(wú)需上拉電阻，可以支持全雙工通信操作，抗干擾能力強(qiáng)，缺點(diǎn)是需要占用較多的數(shù)據(jù)總線，且需要為設(shè)備分配單獨(dú)的片選信號(hào)，沒(méi)有接收數(shù)據(jù)的硬板機(jī)制。對(duì)I2C總線來(lái)說(shuō)，它占用的總線較少，可以多個(gè)設(shè)備共同用一根總線，支持接收數(shù)據(jù)的硬板機(jī)制，缺點(diǎn)是速度較低，為3.4MHz以下，只支持半雙工的操作，設(shè)計(jì)時(shí)需要上拉電阻，且對(duì)噪聲的干擾相對(duì)敏感。

圖1 三種總線標(biāo)準(zhǔn)

SPI的接口從傳統(tǒng)的單進(jìn)單出已經(jīng)提升到雙進(jìn)雙出或者四進(jìn)四出。如圖2所示，通過(guò)單向輸入SI，輸出SO變?yōu)殡p向的傳輸，同時(shí)將WP引腳和HOLD引腳復(fù)用為雙向的IO口來(lái)實(shí)現(xiàn)多IO口的接口通信，其協(xié)議及基本的讀寫操作和原始EEPROM兼容，同時(shí)硬件上實(shí)現(xiàn)簡(jiǎn)單的完全兼容。

相對(duì)于傳統(tǒng)的并行NOR Flash而言，SPI NOR Flash只需要6個(gè)引腳就能夠?qū)崿F(xiàn)單I/O，雙I/O和4個(gè)I/O口的接口通信，而并行的NOR Flash則至少需要40個(gè)引腳。人們普遍使用的是標(biāo)準(zhǔn)NOR Flash異步讀模式，而ADM及地址數(shù)據(jù)信號(hào)復(fù)用，這種并行NOR Flash引腳數(shù)相對(duì)較少，通過(guò)實(shí)現(xiàn)突發(fā)讀模式，其數(shù)據(jù)輸出最快可超過(guò)120MB/s，SPI具有較少的引腳，同時(shí)，通過(guò)采用DDR的方式讀操作，在80MHz的時(shí)鐘下，其數(shù)據(jù)輸出可以達(dá)到80MB/s，甚至超過(guò)并行NOR Flash的異步讀速度。

圖2 SPI的接口轉(zhuǎn)變

在過(guò)去的幾年中，隨著直接CPU 內(nèi)存映射功能的支持， SPI的讀操作取得了極大的進(jìn)步，而傳統(tǒng)的SPI外設(shè)控制器仍然在用于傳統(tǒng)的SPI的讀或別的操作，相比之下，通過(guò)CPU的直接讀取操作，速度比通過(guò)SPI控制器來(lái)的更快，延遲低。

SPI雙通道控制器示意圖如圖3所示，雙通道可以使SPI的數(shù)據(jù)輸出增加一倍，硬件上將片選和時(shí)鐘共用的話，只需要10個(gè)引腳就能實(shí)現(xiàn)SPI Flash所有功能?？梢钥紤]，實(shí)現(xiàn)一片SPI Flash 8bits數(shù)據(jù)的傳輸，從而提升SPI Flash的數(shù)據(jù)輸出能力。

圖3 SPI雙通道控制器

關(guān)于SPI時(shí)序?qū)ψx速度的影響，如圖4所示。tV是指時(shí)鐘的下降沿到有效數(shù)據(jù)輸出所需要的時(shí)間，一般最大為8ns。tHO是數(shù)據(jù)輸出后到下一個(gè)時(shí)鐘下降沿可持續(xù)的時(shí)間，一般最小值0ns。這兩個(gè)參數(shù)和時(shí)鐘頻率一起決定了SPI Flash的最大數(shù)據(jù)輸出速度。事實(shí)上，tHO在實(shí)際應(yīng)用中并不能像時(shí)鐘周期一樣可以無(wú)限壓縮，而往往都會(huì)大于0ns。

早期的4個(gè)I/O口輸出協(xié)議需要對(duì)地址和數(shù)據(jù)分別串行傳送。如，8個(gè)命令周期加上24個(gè)地址周期至少需要32個(gè)時(shí)鐘周期完成一個(gè)讀操作命令周期，如果Flash的尋址超過(guò)128Mbits，僅地址周期就需要32個(gè)時(shí)鐘周期，非常耗時(shí)。