摘要：設(shè)計并實現(xiàn)了基于SOPC技術(shù)的嵌入式Web服務(wù)器，簡單介紹了SOPC技術(shù)的特點及構(gòu)建方法，隨后對該嵌入式Web服務(wù)器的實現(xiàn)在硬件和軟件兩方面都作了詳細(xì)論述，其中運用Nios II軟核處理器作為主控制器，實時多任務(wù)操作系統(tǒng)uC/OS-II為應(yīng)用軟件運行平臺，簡化的TCP/ IP 協(xié)議LwIP為應(yīng)用層通信協(xié)議。具有設(shè)計靈活、可重構(gòu)、集成度高、實現(xiàn)風(fēng)險低、開發(fā)周期短的優(yōu)點。

1、引言

近來，隨著嵌入式Internet技術(shù)的飛速發(fā)展，當(dāng)今社會逐漸步入網(wǎng)絡(luò)時代。嵌入式Web服務(wù)器技術(shù)在遠(yuǎn)程監(jiān)控和生產(chǎn)過程控制系統(tǒng)中得到了廣泛的應(yīng)用，該技術(shù)允許任意地點的用戶通過Web瀏覽器接入網(wǎng)絡(luò)，訪問Web服務(wù)器發(fā)布的各類信息，通過Web可以實現(xiàn)最為親切的信息互動。

基于SOPC(可編程片上系統(tǒng))技術(shù)的嵌入式Web服務(wù)器采用嵌入式軟核處理器技術(shù),使用嵌入式實時操作系統(tǒng),內(nèi)嵌網(wǎng)絡(luò)接口和網(wǎng)絡(luò)通信協(xié)議,可直接接入以太網(wǎng)。由于嵌入式Web服務(wù)器具有成本低、體積小、高可靠、微功耗、環(huán)境適應(yīng)能力強等諸多優(yōu)勢,在通信和工業(yè)控制等領(lǐng)域正得到日益廣泛的應(yīng)用。

2、Web服務(wù)器概述

本設(shè)計介紹的嵌入式Web服務(wù)器采用基于FPGA的Nios II 軟核處理器，具有靈活性高、而成本低的特點，充分體現(xiàn)了可編程片上系統(tǒng)的優(yōu)勢?？蛻舳送ㄟ^IE瀏覽器對該服務(wù)器進行訪問，實時地獲得服務(wù)器發(fā)布的各類信息，以便執(zhí)行相應(yīng)的操作。這樣就要求服務(wù)器提供WWW服務(wù)，即實現(xiàn)HTTP協(xié)議。它應(yīng)被所有瀏覽器支持，以保證任何地方的用戶都可以通過瀏覽器下達(dá)命令。在網(wǎng)絡(luò)接口上，本設(shè)計選擇以太網(wǎng)為其運行的網(wǎng)絡(luò)環(huán)境。如圖1所示為HTTP設(shè)計模型[1]。首先，客戶端的瀏覽器與Web服務(wù)器使用一個或多個TCP連接，通過80號端口進行通信，瀏覽器通過HTTP協(xié)議瀏覽存儲在FLASH中的網(wǎng)頁，通過該網(wǎng)頁傳遞瀏覽、控制命令到網(wǎng)絡(luò)服務(wù)器，然后服務(wù)器對命令進行解析，調(diào)用相應(yīng)的功能，充分實現(xiàn)客戶端與瀏覽器之間的信息互動。根據(jù)Web服務(wù)器的原理，本設(shè)計實現(xiàn)了以下協(xié)議：DHCP、HTTP、TCP、IP、ICMP、ARP。

3、硬件結(jié)構(gòu)設(shè)計

3.1、FPGA芯片

服務(wù)器的整體硬件方案采用1 片規(guī)模較大的FPGA 完成大部分功能,該款FPGA采用Altera公司的低價格、高性能的Cyclone系列,根據(jù)系統(tǒng)邏輯規(guī)模的預(yù)判,選EP1C20F400C7不勝數(shù)FPGA。此型FPGA含有以下可編程邏輯資源:20 060個邏輯單元;64個M4K RAM塊,多達(dá)294 912位RAM;內(nèi)嵌2個PLL(鎖相環(huán)),可作為全局時鐘;最大用戶I/O引腳301個;且該芯片還支持用Altera公司的SOPC Builder工具嵌入Nios II的內(nèi)核。

圖1 HTTP設(shè)計模型

3.2、Nios II 軟核處理器

Nios II[2]是在Altera公司的FPGA上實現(xiàn)的一款嵌入式處理器。Nios II系列嵌入式處理器是一款用戶可配置的通用的32/16位RISC(精簡指令集)結(jié)構(gòu)的CPU ,它定位于廣泛的嵌入式應(yīng)用。使用業(yè)界領(lǐng)先的設(shè)計軟件Altera 公司的Quartus II軟件以及SOPC Builder 工具。

3.2、Nios II 軟核處理器的實現(xiàn)與應(yīng)用

系統(tǒng)采用32 位嵌入式Nios II軟核,它可以提供靈活豐富的接口,針對該系統(tǒng)的需求配置合適的外圍設(shè)備。在Altera 公司提供的SOPC軟件中對該軟核進行配置時,我們選用了NIOSCPU、內(nèi)部定時器、JTAG異步串行接口、SDRAM 控制器、Flash 存儲器接口、以太網(wǎng)接口、LCD接口、片內(nèi)存儲器和EPCS4串行配置器件控制器接口。其框圖如圖2所示。

圖2 SOPC系統(tǒng)硬件實現(xiàn)框圖

在SOPC芯片中，所有部件都由Altera 公司或第三方以IP 核的方式提供,可方便復(fù)用,用戶也可在FPGA 中自定義用戶模塊,并生成自定義IP(知識產(chǎn)權(quán))核。系統(tǒng)部件及其功能見表1。CPU 和所有部件通過Avalon 總線連接在一起,構(gòu)成基于Avalon 總線的SOPC 系統(tǒng)架構(gòu)。

Avalon總線是Altera 公司開發(fā)的片上總線,是一種簡單的總線體系結(jié)構(gòu),用來將處理器和周邊設(shè)備集成到SOPC 中,并規(guī)定了主設(shè)備和從設(shè)備的端口連接方式和時序關(guān)系。主設(shè)備和從設(shè)備的交互采用“從端仲裁”技術(shù)。在多個主設(shè)備試圖訪問同一個從設(shè)備時,用于決定哪個主設(shè)備獲得訪問權(quán)。在本文的系統(tǒng)設(shè)計中,CPU 是主設(shè)備,其他部件均為從設(shè)備。

表1 SoPC 中的系統(tǒng)部件

4、SOPC的構(gòu)建方法

SoPC 系統(tǒng)的設(shè)計基于EDA 工具的可編程邏輯器件設(shè)計流程,是一個軟/ 硬件協(xié)同設(shè)計的過程[3]。采用Altera 公司SOPC Builder 設(shè)計工具，可以極大提高系統(tǒng)得設(shè)計效率，開創(chuàng)了嵌入式系統(tǒng)設(shè)計的新理念。

硬件開發(fā)流程：用 SOPC Builder 系統(tǒng)綜合軟件來選取合適的CPU、存儲器以及外圍器件，并定制它們的功能。使用Quartus II 軟件來選取具體的Altera 可編程器件系列，并對SOPC Builder 生成的HDL 設(shè)計文件進行布局布線;在使用Quartus II 軟件完成管腳的分配。最后生成配置文件，下載到開發(fā)板上。軟件開發(fā)流程：在用SOPC Builder 進行硬件設(shè)計的同時，就可以開始編寫?yīng)毩⒂谄骷腃/C++軟件，用戶可以使用現(xiàn)成的軟件庫和開放的操作系統(tǒng)內(nèi)核來加快開發(fā)進程。在NiosII IDE 中建立新的軟件工程時，IDE 會根據(jù)SOPC Builder 對系統(tǒng)的硬件配置自動生成一個定制HAL(硬件抽象層)系統(tǒng)庫。這個庫能為程序和底層硬件的通信提供接口驅(qū)動程序，之后進行編譯、調(diào)試、下載軟件到開發(fā)板上。

5、軟件實現(xiàn)

軟件設(shè)計主要包括嵌入式操作系統(tǒng)的移植、網(wǎng)絡(luò)協(xié)議棧的實現(xiàn)、應(yīng)用級代碼編寫等部分。軟件結(jié)構(gòu)框圖如3所示。

圖3 SOPC系統(tǒng)軟件結(jié)構(gòu)框圖

5.1、uC/OS-II 操作系統(tǒng)的應(yīng)用

根據(jù)Web服務(wù)器的特點，設(shè)計必須滿足實時性和并發(fā)性的要求，以便更好地支持TCP/IP運行時的多任務(wù)環(huán)境的調(diào)度，所以應(yīng)用軟件應(yīng)該基于嵌入式實時操作系統(tǒng)。目前比較流行的嵌入式操作系統(tǒng)主要有VxWorks、Windows CE、uCLinux、uC/OS-II 等。考慮到uC/OS-II的規(guī)模較小、實時性和可靠性較高，Nios II IDE 開發(fā)環(huán)境對uC/OS-II的良好支持，故操作系統(tǒng)選擇uC/OS-II[4]。它是一種可移植、可固化、可裁減、占先式的多任務(wù)實時操作系統(tǒng)內(nèi)核。它通過為每個任務(wù)分配單獨的任務(wù)堆棧來保存任務(wù)工作環(huán)境，提供任務(wù)管理與調(diào)度，任務(wù)間的同步、互斥與通信，時間和中斷管理、內(nèi)存的動態(tài)分配等多種系統(tǒng)服務(wù)。在程序設(shè)計時，將網(wǎng)絡(luò)協(xié)議棧在其中一個任務(wù)中運行，而用戶程序在另外的任務(wù)中運行。通過調(diào)用協(xié)議棧提供的API函數(shù)進行通信。