摘要：彈載信號處理機的DSP系統(tǒng)需要高速、簡便的上位機接口實現(xiàn)大數(shù)據(jù)量的變量實時監(jiān)控和在線程序加載功能。USB接口以其簡單、高速與通用的優(yōu)勢成為優(yōu)選。介紹一種基于USB接口芯片(CY7C68013A)和FPGA實現(xiàn)的ADSP-TS101擴展USB接口的設(shè)計方法，該方法利用DSP的Link-port接口，以DMA方式進行高速數(shù)據(jù)交換，目前該設(shè)計已成熟、可靠地應(yīng)用于某彈載信號處理系統(tǒng)。
關(guān)鍵詞：USB；DSP Linkport；PC機接口；高速數(shù)據(jù)交換

0 引言
ADI公司的DSP器件(ADSP-TS101)具有浮點實時處理能力強、并行性好等優(yōu)點，從而廣泛被彈載信號處理系統(tǒng)選用。其作為彈載主處理器，在導(dǎo)彈的系統(tǒng)試驗中，需要利用上位機對其中的大數(shù)據(jù)量的軟件變量進行實時監(jiān)控和記錄，這就需要一個上行傳輸給上位機的高速通信接口，數(shù)據(jù)上行的數(shù)據(jù)率需要大于6 MB／s。同時這個通信接口還需具有雙向特性，通過數(shù)據(jù)下行可實現(xiàn)在線程序加載與燒寫。這樣的通信接口，還需具備設(shè)備連接簡單、通用性強等特性，并能實現(xiàn)遠程(大于3m)數(shù)據(jù)傳輸。
ADSP-TS101自身的外總線接口和鏈路口(Linkport接口)，雖速度很快，但連接復(fù)雜，難以長線傳輸，并不具備上述需求特征。可以通過在DSP的Linkport總線接口上增加FPGA實現(xiàn)的適配電路，擴展USB 2．0接口，實現(xiàn)上述應(yīng)用需求。下文將介紹具體的實現(xiàn)方案。

1 系統(tǒng)總體方案
系統(tǒng)實現(xiàn)的總體方案如圖1所示。

在本方案中，USB接口芯片選用Cypress公司的CY7C68013A。該芯片是Cypress公司FX2系列USB 2．0集成微控制器之一。集成了USB 2．0收發(fā)器、SIE、增強8051微控制器和GPIF，是一種優(yōu)秀的高速USB外設(shè)控制器。內(nèi)置的8051微控制器獨立于USB數(shù)據(jù)通道，由SIE實現(xiàn)大部分USB 1．1和USB 2．0協(xié)議；USB FIFO和外部從FIFO映射到相同的8個512 B RAM模塊，實現(xiàn)內(nèi)部傳輸和外部傳輸?shù)臒o縫連接，可以較低的代價獲得較高的帶寬；8．5 KB內(nèi)部RAM空間，可運行較為復(fù)雜的固件，實現(xiàn)軟件對硬件的配置。GPIF是由用戶可編程有限狀態(tài)機驅(qū)動的柔性8／16位并行口，可編程GPIF向量組成一個GPIF波形，匹配受控接口的時序。
ADSP-TS101作為彈載主DSP芯片，含4個鏈路口，每個鏈路口可在時鐘雙沿以8位進行雙向數(shù)據(jù)傳輸，速率高達250 MB／s。通過該接口，DSP每個處理幀將預(yù)觀測的變量結(jié)果以DMA的方式打包向上位機發(fā)送。
FPGA實現(xiàn)ADSP-TS101的Linkport接口與CY7C68013A之間的雙向數(shù)據(jù)緩沖和接口協(xié)議轉(zhuǎn)換?？紤]到CY7C68013A中的FIFO容量較DSP的一個處理幀預(yù)發(fā)送或接收的數(shù)據(jù)量較小，故在FPGA中設(shè)置上行和下行各一個大容量FIFO，用于數(shù)據(jù)緩沖，以減少對DSP中并行流水運行的程序的打擾。這里，由于DSP鏈路口的瞬時數(shù)據(jù)率遠高于USB芯片的傳輸速率(理論上限為60 MB／s)，故FIFO的DSP端口的數(shù)據(jù)傳輸為：一個處理幀只操作一次，而USB芯片端則分成多次操作。
限于篇幅，下文將重點對傳輸數(shù)據(jù)率要求高、設(shè)計難度大的上行通道的設(shè)計進行詳細描述。