O 引言

　　近年來，隨著信息技術的發(fā)展，網絡化日加普遍，以太網被廣泛應用到各個領域。例如在數據采集領域，一些小型監(jiān)測設備需要增加網絡實現遠程數據傳輸的功能，只要那些設備上增加一個網絡接口并實現了TCP／IP協(xié)議，就可以方便地接入到現有的網絡中，完成遠程傳輸數據的相關功能，所以小型設備的網絡技術一直是大家關注的焦點。另一方面，隨著單片FPGA的邏輯門數不斷增大，人們開始考慮將整個嵌入式系統(tǒng)集成到單片FPGA來實現，于是2001年 Altera第一次提出了可編程片上系統(tǒng)(SOPC)概念，并且推出了第一款嵌入式處理器軟核Nios以及之后的第二代Nios II以及相應的開發(fā)環(huán)境，此后Xilinx也推出了MicroBlaze微處理器軟核，之后，隨著Altera的CycloneIII和StraTIx IV以及Xilinx的Spartan6和Virtex6等一系列大容量FPGA的推出，Xilinx于2009年正式提出了目標平臺設計并且推出了相應的軟件ISE 11，至此，嵌入式系統(tǒng)真正開始走向了片上系統(tǒng)，自然，這中間也包括了以太網的嵌入式片上系統(tǒng)。

　　Matlab是美國MathWorks公司提供的商業(yè)數學仿真軟件，其中Simulink是Matlab中的一種可視化仿真工具，是一種基于框圖的設計環(huán)境，可以實現數據的仿真和處理，它提供了一種快速、直接明了的方式，用戶可以實時看到系統(tǒng)的仿真結果并且進行相應的數據處理。基于以上事實，本文提出了基于FPGA的嵌入式以太網與Matlab通信系統(tǒng)的設計和研究，采用Xilinx公司的MicroBlaze嵌入式微處理器軟核，利用它和相應外設IP核一起完成SOPC的設計并且完成與Simulink數據的傳輸，最后動態(tài)顯示以太網傳輸的數據。

　　1 系統(tǒng)硬件平臺設計

　　1．1 系統(tǒng)總體硬件的結構

　　在系統(tǒng)硬件結構中，考慮到系統(tǒng)復雜度和成本因素，我們選用了Xilinx公司的Spatan3A系列的XC3S700A作為主控制芯片，該芯片為Xilinx的Spartan系列的低端FPGA，采用了65nm技術，在集成度和性價比上都要優(yōu)于先前Spartan系列的FPGA，系統(tǒng)外掛一塊 Micron公司的32M×16bits的DDR2芯片MT47H32M16作為外擴SDRAM，以及一片Numonyx公司的16Mb的SPI Flash M25P16作為數據存儲器，而10／100Mb以太網我們采用單片PHY芯片加Xilinx的MAC軟核來實現。該方案將物理層和MAC分開，將MAC 用IP來實現，從而整個系統(tǒng)更加靈活。其中單片PHY芯片有BroADCom公司的BCM5221，Intel公司的LXT971A、 LXT972A，SMSC公司的DM9000、LAN83C185等。這里我們采用SMSC公司的LAN83C185來實現物理層。

　　1．2 系統(tǒng)整體框圖

　　雖然Matlab中可以采用相關命令創(chuàng)建一個TCP／IP的模塊進行數據的接收和顯示，但是與Simulink中TC／IP模塊相比較為繁鎖，因此選擇用后者動態(tài)實時顯示從以太網發(fā)送過來的數據，并可進行相應的處理。本設計主要是完成發(fā)送正弦函數數據并在Simulink的接收模塊中顯示正弦函數圖形。系統(tǒng)的整體的框圖如圖l所示：

　　2 MicroBlaze的系統(tǒng)硬件配置和Simulink接收塊的搭建

　　2．1 MicroBlaze和系統(tǒng)設計

　　Xilinx公司的MicroBlaze嵌入式軟核是業(yè)界優(yōu)秀的32位軟處理器IP核之一，它支持CroConnect總線標準設計集合，具有兼容性和重復利用性，最精簡的核只需要400個左右的Slice，MicroBlaze軟核內部采用哈佛結構的32位指令和數據總線，便于各個外設和它們之間的信號傳輸及相應的控制，它有下面的幾種互聯總線：

　　(1)處理器本地總線(PLB)?？梢詫⒍鄠€PLB主設備和PLB從設備連接到整個的PLB系統(tǒng)中。

　　(2)高速的本地存儲器總線(LMB)。用來取RAM塊的同步總線。

　　(3)XCL總線。是一個高性能的外部內存訪問總線。

　　(4)FSL總線。用于點對點的單向通信總線。使整個系統(tǒng)的軟硬件設計，包括系統(tǒng)硬件平臺的搭建，驅動程序的配置，Xilkernel操作系統(tǒng)內的核參數配置，軟件庫的設置，文件系統(tǒng)的生成及外設控制芯片接口配置都可以在EDK(Embedded Development Kit)內完成。EDK的整體開發(fā)流程如圖2所示。