摘要：在現(xiàn)代高速數(shù)字電路設計中，信號完整性和電磁兼容性是設計中非常重要的問題。只有很好地控制串擾、地彈、振鈴、阻抗匹配、退耦等電磁兼容因素，才能設計出成功的電路。模擬電路原理在高速數(shù)字電路設計的分析和應用中發(fā)揮著很大的作用。本文較詳細地解釋了高速數(shù)字電路設計中上述電磁兼容問題的產(chǎn)生原因以及解決方法，最后給出了一個實際設計的仿真實例來說明以上現(xiàn)象。
關鍵詞：高速數(shù)字電路；信號完整性；電磁兼容性；EDA仿真

引言
縱觀電子行業(yè)的發(fā)展，1992年只有40％的電子系統(tǒng)工作在30 MHz以上，而且器件多使用DIP、PLCC等體積大、引腳少的封裝形式；到1994年，已有50％的設計達到了50 MHz的頻率，采用PGA、QFP、RGA等封裝的器件越來越多；1996年之后，高速設計在整個電子設計領域所占的比例越來越大，100 MHz以上的系統(tǒng)已隨處可見，采用CS(線焊芯片級BGA)、FG(線焊腳距密集化BGA)、FF(倒裝芯片小間距BGA)、BF(倒裝芯片BGA)、BG(標準BGA)等各種BGA封裝的器件大量涌現(xiàn)，這些體積小、引腳數(shù)已達數(shù)百甚至上千的封裝形式已越來越多地應用到各類高速、超高速電子系統(tǒng)中。
從IC芯片的發(fā)展及封裝形式來看，芯片體積越來越小、引腳數(shù)越來越多；同時，由于近年來IC工藝的發(fā)展，使得其速度也越來越高。這就帶來了一個問題，即電子設計的體積減小導致電路的布局布線密度變大，而同時信號的頻率還在提高，從而使得如何處理高速信號問題成為一個設計能否成功的關鍵因素。隨著電子系統(tǒng)中邏輯復雜度和時鐘頻率的迅速提高，信號邊沿不斷變陡，印刷電路板的線跡互連和板層特性對系統(tǒng)電氣性能的影響也越發(fā)重要。對于低頻設計，線跡互連和板層的影響可以不考慮，但當頻率超過50 MHz時，互連關系必須考慮，而在評定系統(tǒng)性能時還必須考慮印刷電路板板材的電參數(shù)。因此，高速系統(tǒng)的設計必須面對互連延遲引起的時序問題以及串擾、傳輸線效應等信號完整性(Signal Integrity，SI)問題。
當硬件工作頻率增高后，每一根布線網(wǎng)絡上的傳輸線都可能成為發(fā)射天線，對其他電子設備產(chǎn)生電磁輻射或與其他設備相互干擾，從而使硬件時序邏輯產(chǎn)生混亂。電磁兼容性(Electromagnetic Compatibility，EMC)的標準提出了解決硬件實際布線網(wǎng)絡可能產(chǎn)生的電磁輻射干擾以及本身抵抗外部電磁干擾的基本要求。

1 高速數(shù)字電路設計的幾個基本概念
在高速數(shù)字電路中，由于串擾、反射、過沖、振蕩、地彈、偏移等信號完整性問題，本來在低速電路中無需考慮的因素在這里就顯得格外重要；另外，隨著現(xiàn)有電氣系統(tǒng)耦合結(jié)構(gòu)越來越復雜，電磁兼容性也變成了一個不能不考慮的問題。
要解決高速電路設計的問題，首先需要真正明白高速信號的概念。高速不是就頻率的高低來說的，而是由信號的邊沿速度決定的，一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。即使在工作頻率不高的系統(tǒng)中，也會出現(xiàn)信號完整性的問題。這是由于隨著集成電路工藝的提高，所用器件I／O端口的信號邊沿比以前更陡更快，因此在工作時鐘不高的情況下也屬于高速器件，隨之帶來了信號完整性的種種問題。

2 高速數(shù)字電路設計的基本要求
在PCB設計中，電磁兼容性的分析也離不開布線網(wǎng)絡本身的信號完整性，主要分析實際布線網(wǎng)絡可能產(chǎn)生的電磁輻射和電磁干擾，以及電路板本身抵抗外部電磁干擾的能力，并且依據(jù)設計者的要求提出布局和布線時抑制電磁輻射和干擾的規(guī)則，作為整個PCB設計過程的指導原則。電磁輻射分析主要考慮PCB板與外部接口處的電磁輻射、PCB板中電源層的電磁輻射以及大功率布線網(wǎng)絡動態(tài)工作時對外的輻射問題。對于高速數(shù)字電路設計，尤其是總線上數(shù)字信號速率高于50 MHz時，以往采用集總參數(shù)的數(shù)學模型來分析EMC／EMI特性顯得無能為力，設計者們更趨向于采用分布離散參數(shù)的數(shù)學模型做布線網(wǎng)絡的傳輸線分析(TALC)。對于多塊PCB板通過總線連接而成的電子系統(tǒng)，還必須分析不同PCB板之間的電磁兼容性能。
針對高速數(shù)字電路設計中的電磁兼容性和信號完整性問題，在進行高速PCB板設計時需要從以下一些方面進行考慮。