色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<option id="ecawk"></option>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 牛人業(yè)話 > ISE入門三部曲

ISE入門三部曲

—— V0.1 by Uestc-LG

作者：lianggui5 時間：2013-08-20 來源：電子產(chǎn)品世界

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

　　寫在前面的話

本文引用地址：http://cafeforensic.com/article/159138.htm

　　本著方便后來人，不用那么苦逼的去看英文資料，可以更快的入門，同時也為了這接近一年的時間天天寫Verilog作結(jié)，馬上就要去上一年課了，不用再寫代碼，也不用再熬夜咯。為了方便闡述，以一個簡單的8路選擇器作為例子。

　　初識ISE

　　如圖 1所示為ISE的主界面(版本為ISE14.4 P.49d)，和大多書編譯環(huán)境一樣，在界面的下方是軟件的信息欄，包括了控制臺信息(里面包含了你所見工程的所有信息)，錯誤信息，警告信息，還有查詢信息。如果你發(fā)現(xiàn)我們的界面不一樣，可以通過查看菜單欄中 View -> Panels 選擇顯示這些信息或者不顯示這些信息，如圖 2所示。

　　8路選擇器第一步

　　首選要做的就是新建工程，請看圖3，F(xiàn)ile -> New Project ，然后在彈出的對話框中選擇文件存放的位置，以及文件的名字，如圖4所示。需要注意的是文件存放的位置不能有中文路徑，工程的名字也不能有中文，且首字符不能為數(shù)字，那么我們將我們的工程命名為Test8to1，頂層模塊的類型選擇HDL(hardware Description Language 硬件描述語言)。然后點擊Next。

可控硅相關(guān)文章:可控硅工作原理

比較器相關(guān)文章:比較器工作原理

上一頁 1 2 3 4 5 6 7 8 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： ISE 8路選擇器 Verilog 工程建立 入門 常見錯誤

評論

相關(guān)推薦

很好的一篇入門文章，特別推薦(老站轉(zhuǎn))

amine | 2002-05-28

把晶體管發(fā)射極作為輸入門的門電路/蘊含門電路圖

設(shè)計方案晶體管發(fā)射極作為入門門電路蘊含電路圖 | 2010-08-31

Verilog HDL基礎(chǔ)知識4之wire & reg

嵌入式系統(tǒng) FPGA verilog HDL wire reg | 2024-02-20

語音集成電路入門速成三部曲

設(shè)計方案語音集成電路入門速成三部曲 | 2010-01-12

Verilog基礎(chǔ)教程(5章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog基礎(chǔ)教程(1-2章)

視頻周立功單片機 Verilog HDL | 2013-01-16

利用 ISE Design Suite 11 內(nèi)的 Base System Builder

視頻 Xilinx FPGA ISE | 2010-05-06

Verilog 的一本好書The Verilog Golden Reference Guide

資源下載 xinlinx FPGA Verilog | 2007-12-26

MAX+PLUS II快速入門

設(shè)計方案 MAX+PLUS 快速入門 | 2011-05-03

硬件描述語言

hpnet | 2002-07-10

Verilog HDL基礎(chǔ)知識7之模塊例化

嵌入式系統(tǒng) FPGA verilog HDL 模塊例化 | 2024-02-21

Spartan-3A/3AN FPGA入門開發(fā)板電路圖

設(shè)計方案 Spartan-3A 入門開發(fā) 電路圖 | 2009-07-15

Verilog HDL基礎(chǔ)知識4之阻塞賦值 & 非阻塞賦值

嵌入式系統(tǒng) FPGA verilog HDL 阻塞賦值非阻塞賦值 | 2024-02-20

ISE 2024│聚積科技驅(qū)動芯片帶領(lǐng)LED顯示屏走向新高度

電源與新能源 ISE 2024 聚積科技驅(qū)動芯片 LED顯示屏 | 2024-01-31

德州儀器推出最新低成本 DSP 入門開發(fā)套件

hpnet | 2002-05-17

Verilog HDL基礎(chǔ)知識3之抽象級別

嵌入式系統(tǒng) FPGA verilog HDL 抽象級別 | 2024-02-19

常見 FPGA/PLD及VHDL/Verilog 開發(fā)軟件

hpnet | 2002-07-10

Verilog HDL基礎(chǔ)知識8之綜合語句

嵌入式系統(tǒng) FPGA verilog HDL 綜合語句 | 2024-02-22

利用 ISE 和 System Generator for DSP 10.1 提高 DSP 設(shè)計生產(chǎn)率

視頻 Xilinx DSP ISE | 2010-05-06

關(guān)于Verilog的一堆資料

資源下載 xinlinx FPGA Verilog | 2007-12-26

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范示例

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)

嵌入式系統(tǒng) FPGA verilog HDL 語法結(jié)構(gòu) | 2024-02-21

Verilog HDL簡介

hpnet | 2002-07-07

Verilog_golden中文版

資源下載 xinlinx FPGA Verilog | 2007-12-26

ST-BUS總線接口模塊的Verilog HDL設(shè)計

設(shè)計方案 ST-BUS 總線接口模塊 Verilog 設(shè)計 | 2009-09-28

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范

嵌入式系統(tǒng) FPGA verilog HDL 代碼規(guī)范 | 2024-02-26

Verilog HDL基礎(chǔ)知識2之運算符

嵌入式系統(tǒng) FPGA verilog HDL 運算符 | 2024-02-19

ispDesignEXPERT System 培訓教程

資源下載 ispDesignEXPERT System VHDL Verilog HDL Abel | 2007-02-09

Verilog基礎(chǔ)教程(6章)

視頻周立功單片機 Verilog HDL | 2013-01-16

Verilog HDL設(shè)計的要點

資源下載 altera Verilog HDL 設(shè)計進階 | 2007-12-12

焦點

推薦視頻

技術(shù)專區(qū)

<optgroup id="qqgak"><strike id="qqgak"></strike></optgroup>