采樣后的數(shù)據(jù)可在CPLD中進(jìn)行進(jìn)一步處理，并實(shí)時(shí)的進(jìn)行控制，也可送至計(jì)算機(jī)進(jìn)行統(tǒng)一處 理。隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，基于可編程ASIC器件的數(shù)字系統(tǒng)設(shè)計(jì)的完整方 案將會(huì)越來越受到人們的重視，并且以EDA技術(shù)為核心的能在CPLD／FPGA上進(jìn)行系統(tǒng)芯片集 成的自上而下的設(shè)計(jì)方法，將獲得更加廣泛的應(yīng)用。