3．3 VHDL編程注意事項(xiàng)
本設(shè)計(jì)采用單進(jìn)程描述方式，也可以采用兩進(jìn)程描述。用兩進(jìn)程時(shí)最好把轉(zhuǎn)移條件判斷邏輯和輸出邏輯分開，這樣有利于綜合器優(yōu)化代碼，利于用戶添加合適的時(shí)序約束，利于布局布線。狀態(tài)機(jī)要有默認(rèn)狀態(tài)，這是從狀態(tài)機(jī)的安全性方面考慮的。在狀態(tài)機(jī)的設(shè)計(jì)中，一般要包含一個(gè)初始狀態(tài)，當(dāng)芯片上電復(fù)位時(shí)，狀態(tài)機(jī)能夠進(jìn)入到初始狀態(tài)。這需要在狀態(tài)機(jī)設(shè)計(jì)中加入復(fù)位信號。

4 電路仿真
在QuartusⅡ環(huán)境下，將VHDL文本程序保存為工程，工程文件經(jīng)編譯后即可進(jìn)行電路仿真。仿真波形如圖7所示，從波形結(jié)果可以看出，復(fù)位信號(reset)有效，使?fàn)顟B(tài)機(jī)恢復(fù)到初始狀態(tài)，飛行器起飛(off)有效開始，時(shí)序控制系統(tǒng)經(jīng)歷了飛行過程中5個(gè)不同的狀態(tài)，如圖7中state變量所示。并最終輸出自毀指令(Output)，VHDL程序設(shè)計(jì)符合要求。整個(gè)時(shí)序控制可靠，消除了毛刺現(xiàn)象。在QuartusⅡ環(huán)境下，只需要1根下載編程電纜，通過PC機(jī)的并行口連接到目標(biāo)板的JTAG口，將下載信息下載到目標(biāo)器件中。

5 結(jié) 語
仿真及實(shí)驗(yàn)結(jié)果證明，采用上述的有限狀態(tài)機(jī)思想進(jìn)行飛行器自毀系統(tǒng)時(shí)序控制設(shè)計(jì)，不但可以減小占用CPLD資源，降低成本，方便測試，并且可以有很好的系統(tǒng)性能。基于有限狀態(tài)機(jī)的飛行器自毀系統(tǒng)定時(shí)精度達(dá)到納秒級，可以有效可靠地控制自毀信號輸出，有效消除毛刺現(xiàn)象，提高了飛行器自毀系統(tǒng)的穩(wěn)定性、可靠性。