隨著集成電路設(shè)計(jì)技術(shù)和深亞微米制造技術(shù)的發(fā)展，集成電路已進(jìn)入了片上系統(tǒng)時(shí)代。由于SoC結(jié)構(gòu)極其復(fù)雜，對(duì)于設(shè)計(jì)者而言，數(shù)百萬(wàn)門規(guī)模的系統(tǒng)級(jí)芯片設(shè)計(jì)不可能一切從頭開始，隨著集成電路設(shè)計(jì)技術(shù)的發(fā)展，IP核的開發(fā)己成為不可忽視的發(fā)展趨勢(shì)，它的出現(xiàn)為SoC的實(shí)現(xiàn)和發(fā)展提供了基礎(chǔ)。IP稱之為知識(shí)產(chǎn)權(quán)，它可以認(rèn)為是封裝在硬件設(shè)計(jì)中的可重復(fù)利用的軟件，就功能而言，IP核可以定義為SoC的基本電路功能塊又稱為內(nèi)核，可由用戶或?qū)Ｓ肐C公司或獨(dú)立的公司開發(fā)而成，IP核的顯著特點(diǎn)是具有重用性。鑒于SoC系統(tǒng)設(shè)計(jì)者很難獨(dú)自開發(fā)、維護(hù)和移植所有必須的IP核，所以在Soc設(shè)計(jì)中必然要用到第3方的IP核，當(dāng)IP核被轉(zhuǎn)移到用戶設(shè)計(jì)與制造工藝中時(shí)，IP核被重復(fù)利用了，具有自主知識(shí)產(chǎn)權(quán)的IP核的復(fù)用是Soc設(shè)計(jì)中解決設(shè)計(jì)層次、產(chǎn)品成本、設(shè)計(jì)周期和降低風(fēng)險(xiǎn)的關(guān)鍵環(huán)節(jié)是SoC設(shè)計(jì)中的關(guān)鍵技術(shù)。IP核重復(fù)利用可以提高設(shè)計(jì)能力，節(jié)省設(shè)計(jì)人員可以縮短上市時(shí)間，更好的利用現(xiàn)有的工藝技術(shù)，降低成本。基于此筆者設(shè)計(jì)了基于SoC的音頻接口IP模塊。

1 APB與IIS總線
APB(Advanced Peripheral Bus)是AMBA(Advanced Microcontrollel Bus Architectrure)組成部分，是用于低功耗和減少接口復(fù)雜度而設(shè)計(jì)的。APB用于帶寬，低速，低性能要求，無(wú)管線操作的外圍設(shè)備。APB總線操作包括Setup和Enable兩個(gè)狀態(tài)。其中APB讀操作只需在Enable狀態(tài)數(shù)據(jù)有效，寫操作要求寫數(shù)據(jù)在整個(gè)寫操作期間保持有效。
APB協(xié)議規(guī)定每個(gè)傳輸只與時(shí)鐘上升沿相關(guān)。這就使APB外圍設(shè)備很容易被集成在設(shè)計(jì)之中，特點(diǎn)如下：
(1)在高頻操作的性能改進(jìn)；
(2)獨(dú)立的脈沖時(shí)鐘；
(3)靜態(tài)時(shí)鐘分析比較簡(jiǎn)單，因?yàn)橛脝螘r(shí)鐘沿觸發(fā)；
(4)自測(cè)試邏輯插入沒有特別的條件需要考慮；
(5)在ASIC庫(kù)中有性能很好的上升沿寄存器；
APB狀態(tài)機(jī)，如圖1所示。

APB這3個(gè)狀態(tài)描述如下：
IDLE：默認(rèn)初始狀態(tài)。
Setup：當(dāng)有一個(gè)傳輸請(qǐng)求，總線將進(jìn)入Setup狀態(tài)，當(dāng)PSELx，信號(hào)被選擇?？偩€只在Setup狀態(tài)停留一個(gè)周期，并將在時(shí)鐘的上升沿進(jìn)入Enable狀態(tài)。