（2）時鐘部分：為DSP芯片提供時鐘一般有兩種方法。一種是采用晶體，一種是采用外部有源時鐘芯片。本設(shè)計采用前者。它利用了DSP芯片內(nèi)部所提供的晶振電路，在DSP芯片的X1和X2之間連接一晶體可啟動內(nèi)部振蕩器。

（3）仿真部分：這一部分將作為程序的調(diào)試和燒錄所用。2812芯片提供了5個標準的JTAG信號（TRST、TCK、TMS、TDI、TDO）和兩個仿真引腳（EMU0、EMU1）。

3.2 ADS8364的接口設(shè)計

ADS8364采用＋5V模擬電源（AVDD）和數(shù)字電源（DVDD），而其內(nèi)部的緩沖器采用與TMS320F2812相同的＋3.3V電壓。緩沖器電壓（BVDD）允許直接連接到3V或5V電壓系統(tǒng)。TMS320F2812的I/O電壓為＋3.3V，因此，若使用該元件，ADS8364的BVDD必須設(shè)置成3.3V。

在這個設(shè)計中，ADS8364采用的是4MHz時鐘。每個通道的吞吐率最大可達200ksps。將ADS的地址線A［2：0］接到TMS320F2812的地址線。當A0接到數(shù)字地，A2和A1接到VCC上可迫使ADS8364進入周期模式。在這個模式中，轉(zhuǎn)換器可自動對六個通道進行采樣，并可將數(shù)據(jù)按從A0到C1的順序傳送到輸出端。

將ADS8364的BYTE引腳接到VCC上，可以使能字節(jié)模式。在這個模式中，要從ADC中正確地讀取數(shù)據(jù)，需要對每個通道進行兩次連續(xù)的讀操作。第一次讀取的是轉(zhuǎn)換數(shù)據(jù)的高位字節(jié)，第二次讀取的是低位字節(jié)。假如通道信息要作為數(shù)據(jù)輸出的一部分，那么，應(yīng)將ADS8364的ADD引腳也接到VCC。讀取數(shù)據(jù)時，需要對ADS8364的每個通道進行三次讀操作。第一次讀取通道和數(shù)據(jù)信息，后兩次分別讀取高位和低位數(shù)據(jù)。

3.3 ADC的初始化操作

觸發(fā)ADS8364的復位引腳RST可以確保讀指針指向第一個數(shù)據(jù)位置。作為TMS320F2812初始化的一部分，由TMS320F2812的通用輸入輸出口GPIOF0提供給ADS8364的引腳RST。當系統(tǒng)時鐘穩(wěn)定后，被觸發(fā)為低電平，從而確保了從ADC輸出的數(shù)據(jù)對應(yīng)于通道A0、A1、B0、B1、C0、C1的排列。

對于每一個轉(zhuǎn)換通道，EOC均是低電平信號。 ADS8364可為TMS320F2812提供三個脈沖。每個脈沖信號表明一個轉(zhuǎn)換的結(jié)束。當ADC的這三個引腳同時置低時，三個通道被認為有效并同時進行轉(zhuǎn)換。另外,EOC引腳也可被連接到TMS320F2812的一個中斷引腳，以觸發(fā)一個讀周期。

ADS8364的片選CS是一個有源低電平輸入信號。當CS為高時，并行輸出引腳處于高阻態(tài)。當CS為低時，并行數(shù)據(jù)線反映了輸出緩沖器的當前狀態(tài)。為了正確地從ADS8364的并行數(shù)據(jù)總線上讀取數(shù)據(jù)，ADS8364必須被片選CS選中后才能進行讀操作。

ADS8364的讀（RD）信號端也是有源低電平信號。當CS為低時，在讀信號（RD）的下降沿，ADS8364 中寄存器的內(nèi)容將被更新。這意味著在每個讀序列之前，RD信號必須被觸發(fā)，這樣才能更新輸出緩沖器。通過TMS320F2812的中斷子程序?qū)DS8364的RD引腳置低可以保存輸入的數(shù)據(jù)，之后可再將RD引腳置高。

ADS8364與TMS320F2812的連接圖

4 初始化編程

（1）頭文件（.H）的編寫：主要用來定義片內(nèi)寄存器以便函數(shù)中引用

例如：系統(tǒng)控制與狀態(tài)寄存器的定義：

struct SCSR_BITS

{ // 位描述

Uint16 WDOVERRIDE:1; // 0 允許看門狗無效位

……};

union SCSR_REG

{

Uint16 all;

struct SCSR_BITS bit;

};

此外頭文件中還聲明一些全局函數(shù)和常量。