摘要：本文主要介紹了在Cadence Board Design System上實現(xiàn)電路設(shè)計模塊化與設(shè)計重利用的設(shè)計方法。
關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

隨著電路設(shè)計復(fù)雜程度的增加，設(shè)計規(guī)模的增大，以及產(chǎn)品完成周期的壓力。傳統(tǒng)的以一個原理圖設(shè)計工程師加一個PCB設(shè)計工程師的串行硬件設(shè)計方式，已經(jīng)成為電子產(chǎn)品研發(fā)進度難以逾越的瓶頸。并行的團隊式硬件(包括PCB)設(shè)計方式，已經(jīng)越來越顯出其價值。隨著EDA軟件的并行設(shè)計功能的增強，以模塊化方式的硬件團隊設(shè)計技術(shù)已經(jīng)日益成熟。本文能夠?qū)φ莆誄adence軟件進行電路模塊化設(shè)計與重利用起到積極的參考作用。

1 層次化設(shè)計中的子電路與模塊化電路的區(qū)別
大家對電路的層次化設(shè)計并不陌生。為了使讀圖方便和電路設(shè)計任務(wù)的劃分，功能復(fù)雜的電路常常采用層次化沒計方法。層次化設(shè)計中子電路(Sub-Design)，有時也稱模塊(Block)，在原理圖設(shè)計中可以方便地重復(fù)利用。
模塊化電路設(shè)計則在層次化設(shè)計的基礎(chǔ)上更進一步，即：將子電路的原理圖與其物理設(shè)計(PCB)對應(yīng)起來做成物理模塊(Module)。模塊不僅在原理圖設(shè)計中可以方便地被其它設(shè)計重復(fù)利用；而且在PCB設(shè)計中，模塊電路可以像調(diào)用器件封裝一樣方便，模塊電路不需要重新布局布線。
可以這樣比喻，層次化設(shè)計中的子電路，相當(dāng)于軟件沒計中的子程序。模塊化電路則相當(dāng)于軟件設(shè)計中的函數(shù)。

2 模塊化電路的優(yōu)點
簡化設(shè)計過程將復(fù)雜的電路分解成可重復(fù)利用的模塊，對模塊進行獨立的測試。提高電路設(shè)計質(zhì)量；
實現(xiàn)團隊協(xié)同設(shè)計口將大的電路劃分為較小的模塊，各個部分的設(shè)計者可以根據(jù)策劃，并行原理圖設(shè)計、PCB的布局布線設(shè)計。最后整合到一個PCB上?？s短單板的設(shè)計周期；
便于設(shè)計的重利用口模塊化的電路，其原理圖和PCB可以方便地用于其它設(shè)計中，不僅省時，同時可以避免重新設(shè)計可能引入的差錯。
Cadence的模塊化電路設(shè)計，小僅可以對模塊直接利用，還可以很方便的對模塊部分進行修改利用，如更換器件、改變連線關(guān)系。模塊電路還可以嵌套。

3 Cadence Board Design中的模塊化設(shè)計與重利用流程
Cadence Boar Design中進行電路模塊化和重利用的簡化流程如圖1：

在圖1流程的基礎(chǔ)上，可以實現(xiàn)已經(jīng)設(shè)計完成的電路及其PCB中的電路單元的模塊化；可以實現(xiàn)電路原理圖和PCB的并行設(shè)計，借助于良好的規(guī)劃和設(shè)計方法，PCB的并行設(shè)計可以不受規(guī)則的幾何邊界限制。

4 在Cadence Board Design中電路模塊化和重利用的具體實現(xiàn)及其注意事項
1)設(shè)計子電路原理圖基本上和設(shè)計電路原理圖是一樣的，區(qū)別在于子電路原理圖需要定義端口(Port)如圖2，根據(jù)子電路原理的各種需要，盡可能的定義一個端口的全集，以便于其它設(shè)計的調(diào)用。注意子電路設(shè)計名稱的定義，根據(jù)子電路定義的設(shè)計名稱將自動產(chǎn)生模塊的名稱。